10 使用Altium Designer 进行 DRC 检查

mytomorrow

DRC检查是依据自行设置的规则进行的。例如自己设置的最小间距是8mil，那么实际PCB中，出现小于6mil的间距就会报错。
# ~" R# A% X, r, l1 l
并不是DRC有错误的板子就不能使用，例如丝印的错误不会影响电气属性。接下来简单分析几种常见的错误。

运行DRC以后，会弹出一个页面和message。只看Message，双击message可以快速定位错误。

- a% G( u" }2 M' D: ?. h
* }3 |$ z3 M5 K9 ~4 `! E3 g0 L
错误类型
- q) l) p/ d. X) A$ v* @8 [# T! R
[Clearance Constraint Violation]
: m8 l/ W! V+ _
+ C( I1 Z2 d* t7 W: g& f# ]7 X+ X间隙约束违规，一般是敷铜的网络会设置间隙约束，例如网络属性为VCC3.3的导线和GND的敷铜连在了一起，其实只要间隙小于规定值例如20mil，就会报错。

游客，如果您要查看本帖隐藏内容请回复

* \& a' _4 t" [

Tony_zhang

谢谢分享

meiguangyang

zpf153387889

666