FPGA ------- Vivado HLS中的TCL命令接口（脚本语言）（高级综合）

pulbieup

FPGA ------- Vivado HLS中的TCL命令接口（脚本语言）（高级综合）

4 n0 f# w5 m' p; Q! s% w' C/ J9 W
4 z& ~" k* {2 A1 I: f- l; p7 s/ j! |

前言：这个实例源于赛灵思的官方HLS手册——（UG871），展示了如何基于已存在的Vivado HLS工程来创建一个TCL脚本命令和如何应用TCL接口(已存在的工程为"lab1"，使用TCL新建立的工程为“lab2”)，软件版本2013.4和2017.4均亲测有效。

& d, g- a0 [4 t' l2 R1 T
: E1 s9 N% @( k# P' V+ t, y+ |$ }

一、步骤1：建立TCL文件。

1、打开Vivado HLS 命令提示符

, g, v" H- `: W9 @) G4 ?6 t2 D7 Y

2、在windows系统中，采用“Start>All Programs>Xilinx Design Tools>Vivado2014.2>Vivado HLS>Vivado HLS 2014.2 ”命令提示符，（可能会存在一个问题，即当命令行窗口的默认路径不是要求的路径。此时，可以手动更改，再开始菜单找到“命令行提示符”右键属性，在“快捷方式”一栏中可以更改初始路径）如下图：

% _- ?9 f9 R+ ]4 c) h6 t3 q

游客，如果您要查看本帖隐藏内容请回复

! D8 s4 F. t! a+ s

fanichicl

这个看着有点高级啊