FPGA时钟篇(3)_时钟操作法则-------xilinx 7系列

ulppknot

FPGA时钟篇(3)_时钟操作法则-------xilinx 7系列

2 a. v# n6 ~" `6 z1 E上一篇咱们介绍了7系列FPGA的时钟区域内部结构，本篇咱们接着介绍如何实际操作时钟。不说其它的，直接先上两张图，大家如果能看懂这两张图，那么就不用浪费时间看我接下来的废话了。。。。。
+ I3 [4 C8 `9 N: z) S, x! y


' @3 F: G2 d2 u" Y( G; B2 n
3 p$ y! u/ J& Y
3 O, U* B: u! u1,  MRCC：被外部差分/单端时钟驱动；可以驱动本时钟区域的4个BUFIO、4个BUFR、2个BUFMR、本时钟区域的CMT以及上下相邻时钟区域的CMT、16个BUFG、本时钟区域以及水平相邻时钟区域的BUFH。

' s* W, y2 {0 _/ j' K

游客，如果您要查看本帖隐藏内容请回复

! ]# s: G* Y; q
咱们需要用的到时钟单元以及用法都在上面完整列出了（没有列出配置时钟，配置时钟不需要咱们操作），需要使用的时候就可以按照上述的方式来操作时钟。这样是不是使用起来很方便呢？

1 G2 v! c2 |2 i& r% @顺便提一下，CMT即MMCM和PLL很重要，基本上咱们在使用FPGA时，外部输入时钟都需要先用CMT进行校正、去抖、分频等，其输出时钟才能被咱们使用。所以下一篇咱们就单独说一下CMT这个时钟模块之中的重中之重！
) ?2 ]+ N& @- s" u7 F

kinidrily

感谢楼主分享