|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
! H9 c: X" X" c8 V8 j7 yFPGA之SelectIO(3)_高级IO逻辑资源简介-------xilinx 7系列
6 i+ \% Y9 O M5 F& J! \9 b5 ?( O2 i( K
目录
5 t' Z. c I% O) A9 }# R- V8 c( _# n! ~- m
1， 外部串行数据输入端! \5 D& ? {* u/ O" s4 Z) r
3 o4 X8 y/ C- G0 J, z, y, f
' u/ W! }# B" A/ v/ g( B) A! c" Q2， 时钟接口
5 E6 Y! a1 W, U1 o8 g) t% E6 |5 u# C5 z$ |1 o6 G' }
) l9 Z0 V+ S( v9 a: K# t
3， 并行数据输出端, v# _/ D% b1 _* d% K! R
3 b! h6 d! ^6 t* D; Z( k. E
) L4 I7 u5 h; \0 S/ n5 \4， 级联接口9 e+ p& s& _8 l- i, O* g
: H6 \5 q' D8 C% Y' K, M1 ?& f+ n2 M9 I+ |; S0 W/ F# U
5， 数据对齐模块
5 ]/ j0 y( z$ `4 p$ r7 ^2 U* O7 C! H
; ^, ?6 P+ p9 y* i
. q8 U5 @2 R, N# t/ S h9 x8 r e2 `+ i
/ s6 W k1 o- b
C* F5 ^( f) Y9 {( `, t1 X( z6 n1 @
+ y D- w& k! b- _
6 j. b- i; |3 S3 H- r* X上一篇咱们介绍了IO逻辑资源，本篇咱们来聊一聊高级的IO逻辑资源，即ISERDESE2模块和OSERDESE2模块。
0 f1 t- G7 c5 j# Z; u8 C( j
( O4 p9 |) X9 K- P8 f6 y所谓ISERDESE2模块，即Input serial-to-parallel converters。该模块的作用就是实现高速源同步输入数据的串并转换。
9 l2 e6 J5 q6 c7 f; ?, O* I* `+ _5 g- L5 A0 ]& \! q! Q! E: ?
所谓OSERDESE2模块，即output parallel-to-serial converters。该模块的作用就是实现高速源同步输出数据的并串转换。# Q4 Y0 ~4 O- [5 E
# {9 v8 k% h" g2 C" P6 V
先说ISERDESE2。该模块接收外部输入FPGA的高速源同步串行信号，在FPGA内部将其转换为用户需要的并行数据信号。如图1所示为ISERDESE2的功能框图，咱们可以将按照功能分成5个部分：. x; C5 b0 U; q/ r$ k; [* S; P: h& z
0 x9 s) S% g" n3 M6 {6 a+ n2 g
5 p0 L% r& o: f4 h, f* f5 N" C8 k% w" a3 E, x: [" z& I
图1：ISERDESE2的功能框图
4 }$ [/ _# ^, P/ _! M. Z% s$ ^. c# K. b" h2 ~5 [
- P, j0 K6 y: [' ]
" x$ h2 a0 O/ I, {( v1， 外部串行数据输入端' p* W9 @# i0 O' x
* B; S$ l$ R9 h" N3 v" F7 |' A该部分接收外部输入的高速源同步数据，数据可以为SDR或者DDR。在SDR模式时，数据转换的位宽可以为2、3、4、5、6、7、8bit。在DDR模式时，数据转换位宽为4、6、8bit，当然如果是2个ISERDESE2级联使用，DDR模式可以支持10、14bit。
2 }0 d0 E* L: `+ F6 H2 L, M* n, H
3 [9 \8 @& o8 i2 Y9 H" Q5 x) q
( d" M& n* F$ S2 z1 Z& J( m: g
本篇咱们很简要的介绍完了ISERDESE2和OSERDESE2,大家了解了吗？当然如果要实际使用的话，咱们还得看看具体数据手册啦！在上篇咱们就说过了，IO部分是FPGA内最复杂的部分，也是设计起来最难的部分，要熟悉使用它，咱们还得下功夫钻研！
: y4 {" N; c1 }5 {( O; N0 \5 e
% E( G/ y4 y! b, F! @- ]1 x0 q* k9 Y! X# Q; g
9 z" r9 }2 B0 H* p/ [6 b8 _
|
|
/1 
发表于 2019-5-20 13:19
收藏
淘帖
支持！
反对！