FPGA时钟篇(2)_时钟区域简介-------xilinx 7系列

ulppknot

FPGA时钟篇(2)_时钟区域简介-------xilinx 7系列

- L& P  K4 O! _2 z0 b2 y& e

上一篇咱们介绍了7系列FPGA的整体时钟架构，知道了FPGA是由很多个时钟区域组成，时钟区域之间可以通过Clock Backbone 和CMT Backbone来统一工作。本篇咱们就说一下时钟区域的内部结构，如图1所示的虚线框内即为一个时钟区域：

; y( ]; L& h3 P* @- o, y5 A* z- e5 \
- s3 p7 h; r6 Q8 g

- g/ u3 T  s; h9 N: T/ m* c3 R5 ?

1，BUFG即为全局时钟缓冲器，从图上看到，其输出时钟通过Clock Backbone可以到达任意一个时钟区域，而且BUFG通过HROW到达时钟区域内部的每个逻辑单元。

游客，如果您要查看本帖隐藏内容请回复

9 O5 d3 j' q7 }- ^3 T6 T( ?# A1 u

咱们自己结合这几张图好好分析下，就会彻底明白一个时钟区域内的具体时钟构造了，祝大家好运！利用上述所讲，下篇咱们将介绍如何在不同应用中来操作时钟。

; o/ G. Q9 \* }9 ?+ E" c

fanichicl

学习学习