EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
关于Pin Capacitance（元件的引脚电容） 4 S. n3 K" \' e2 a/ o
3 P& p- |6 p- t1 a9 b
为了便于分析，首先给出如图所示的引脚电容模型分析图，引脚1和引脚2之间存在耦合电容Ccouple。+ p; ]6 Z1 c! B+ V" Z
图 引脚电容模型分析图 [, F, D/ S5 v N
信号在引脚1和引脚2上引入的百分比串扰可用如下公式计算得出：
2 e2 Z# v( D8 b3 X+ w' l! S/ H8 \5 H
式中，Ccouple为引脚1和引脚2之间的杂散电容；凡为传输线和终端并联电阻；处的信号上升时间（10％～90％）。
5 q H7 p0 {8 p/ E% E) C 图中Ccouple为4pF，R2为25Ω，纬为6ns，计算可得串扰百分比为1.％。当信号上升时间变得越短，则电容串扰问题就越严重。它对高阻抗输入连接产生不利的影响。
2 I" | d" m3 Q6 Z' G 元件的不同封装直接影响引脚之间的电容值。. R; m, E: w' J7 Q4 O
5 ?% U' k# k8 r! A+ ?% V, b) Q9 c
| 
/1 
发表于 2019-5-20 10:22
收藏
淘帖
支持！
反对！