找回密码
 注册
关于网站域名变更的通知
查看: 322|回复: 1
打印 上一主题 下一主题

关于FPGA设计思想之“逻辑复制”

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-19 15:21 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1、逻辑复制是一种通过增加面积来改善时序条件的优化手段,它最主要的应用时调整信号的扇出。如果某个信号需要驱动的后级逻辑信号较多,也就是其扇出非常大,那么为了增加这个信号的驱动能力,就必须插入很多级的Buffer,这样就在一定程度上增加了这个信号的路径延迟。
  M9 i5 G/ {* P+ \3 B' N3 ]& {
$ z, E0 e/ |. f; N7 _9 a8 B这种情况下就可以复制生成这个信号的逻辑,用多路同频同相的信号驱动后续电路,使平均到每路的扇出变低,这样不需要插入Buffer就能满足驱动能力增加的要求,从而节省路径延迟。$ f; D  k1 ?# s- @; v9 ~1 m
8 [3 c" e5 W6 d
举一个例子:
: h, v& K% v" r$ K
游客,如果您要查看本帖隐藏内容请回复
* J1 P' u- f6 h! V1 R

5 z; S, c, [3 @! w9 E( D$ G. ]% L: g( T3 y

) X* B( N" o7 K* @& H2 K$ \8 s3 o% h; \

8 |; M3 q8 H' \+ B$ c5 k, c3 x7 [5 Q, b. J% I

; W, S+ Y8 z$ n8 V2 L; R3 O2 Q. m( I
' A- l- ?: C, f) e- G$ O& }+ k
! j$ Y! @" B) C! _0 n1 i- p

9 ?% i! }) s3 N1 |1 F% Z/ p7 g" j- w6 {3 I& H% \6 C( [
2 M( b5 r, M% a( A8 e# N# I0 ?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 13:29 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表