|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
+ N0 G4 y/ w( I7 W" E7 H
+ ^9 y ^ o' ^1 Q/ D
Xilinx原版教程文档参见Xilinx Documentation navigator 中对应UG902：Vivado Design Suite User Guide High-Level Synthesis中的Manage InteRFace部分。+ A; S9 h% G) K; z/ b' _; q
5 y* F0 G- r2 A* {1 M% e8 _3 X
; Y, |. M" K3 o k( c5 ]; G; U
目录
0 P/ U# N5 i8 Y: S3 B
! b& q( h b% c, E9 {& y
) c, f( i: ^. }% gManage Interface
0 L; E+ a T3 u; A7 w0 k$ b. j; P6 |: w% U; C
3 v7 W( Y$ m5 U) z* u) t) [9 V- x
vivado HLS在RTL设计中创建了三个类型的管脚! o# M8 d/ L7 n7 k) T5 M# J
1 A* p7 o" J' N: L
0 R1 T0 R2 T r 时钟与复位管脚
) `) @" `5 Y* ~, N* V+ ]: A/ s' [* ?% F
* d& Z6 b1 @. _6 T( H8 L8 H. c3 I( B+ C9 _2 H0 y. N% r
block-level的接口协议
2 Q" o7 f) v# t' ], B0 j, ~+ \' D6 _4 c
4 O2 X/ }, h- `
port-level的接口协议
; I c; D, d% |: a, d! A8 S5 g7 _6 n O
8 d# f. P. b G/ v% e+ `, q
管脚综合与OpenCL
4 j) u8 k+ @0 l' L4 F w( {. \5 Y- E: `2 \/ C s
. |2 T$ F* x9 o! d/ v
block-level的接口协议
' A. k e( S4 |- ?) I! h2 R" k/ D7 L: }9 j. G9 q
! `: h4 i7 k4 r; _" e. l E+ \/ F0 |. }) R# s6 L
Manage Interface6 [, }, V! N8 M1 k/ B
. Z4 m% [# I$ h2 s
在c语言的设计中，所有的输入输出操作都直接通过函数的参数（argument）来传递；在RTL设计中这些操作的进行都必须通过具体的I/O协议来完成。. N# A6 F. m# u$ R# a2 p
' g4 J8 r( ~+ `- I% D
vivado HLS通过两种方法来创建相应的IO 协议 o6 ]7 d% |" o# \/ b
6 n3 M" F0 T/ ^; r8 }" T; J: f4 }# t: o
- W* K# o. K) v# b. H9 ~
6 P$ N& s1 c, e4 z7 {
+ ~2 P* |( g; z# l$ V, w |
|
/1 
发表于 2019-5-17 13:57
收藏
淘帖
支持！
反对！