EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本文只有目录的一、二两部分 ' ?. m3 Q3 ^$ E( ^# ~
背景：FPGA的片上BRAM空间较少，难以实现大量的存储。DDR的内存空间较多，若作为global memory将能实现很多问题。
' U2 s. Y; C* F0 h' j$ ^
$ w$ a$ {; Q5 _1 E6 z目录 一、创建工程 二、创建与定制MIG IP
3 o. A$ ?7 g, h三、定制processing system
9 I, d9 {" s$ L& i2 X. k/ d" U7 A) o四、搭建系统
- W! R1 p! J, e! ~五、SDK 2 M# _+ ~& l, ]: a; ?6 ?2 {. F
六、用FPGA运行
6 g6 x* G$ Z/ m) c0 f: L5 V' | C( `, |: n" \" c0 r1 o' n
( ]3 E$ r' |4 y一、创建工程 3 h: X6 O3 `1 S& d& @0 l* q! r# B
1.1 打开vivado, 创建工程，RTL project，板子选择xc7z035ffg676-2 9 T! n! w1 C2 L' f1 U5 t) [- I5 {7 t5 ?& n
/ z& q% b& F. S3 O, K1 [6 h
: [ p4 W6 i2 V7 D! n* f | 
/1 
发表于 2019-5-17 13:35
收藏
淘帖
支持！
反对！