TA的每日心情 | 开心
2019-11-20 15:00 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
可综合设计的一点原则（很有用） 7 u6 |! J3 d2 X1 B( g
一、HDL不是硬件设计语言6 X4 Y! ]$ ~( A6 [, W
$ j. ]: ?3 }0 |, n# n, _( Z
: K2 v+ } r# U6 ^3 t# A 曾碰到过不少VHDL或Verilog HDL的初学者问一些相似的问题，诸如如何实现除法、开根号，如何写循环语句等等。在这个论坛上，也时常能看到一些网友提出这一类的问题。; D& L; a* m. L
) n; ?/ ]9 {: }
$ o* _2 C+ r" e; |8 g
对于这些问题，首先要明确的是VHDL和Veriglog并非是针对硬件设计而开发的语言，只不过目前被我们用来设计硬件。HDL是Hardware Description Language的缩写，正式中文名称是“硬件描述语言”。也就是说，HDL并不是“硬件设计语言(Hardware Design Language)”。别看只差这一个单词，正是这一个单词才决定了绝大部分电路设计必须遵循RTL的模式来编写代码，而不能随心所欲得写仅仅符合语法的HDL代码。 e: K6 l2 `7 N) k
o6 d$ ^" w" H5 n" r! {! H
, q4 Q9 g" U! r9 r/ A
4 k8 X9 e: ^% \! u) T
- w. t3 N3 P& ?3 E |
|
/1 
发表于 2019-5-17 13:34
收藏
淘帖
支持！
反对！