关于Xilinx调用IPcore 与 原语的问题

abcde1234

Xilinx FPGA中有的可以通过原语（Primitives）调用来例化一些特殊功能，比如：

ODDR2、IOBUF、ISERDES2、OSERDES2等。

9 O: u  A4 n0 ~  p0 d

有的可以用IP core来例化一些特殊功能，比如：

DCM、加法/减法器 等。

有两个问题想跟各位大神讨论：

/ _( S# _  |3 L4 U8 ^

1. Primitives调用与IP core例化的区别在哪里？Primitives调用可以理解为硬核例化吗？

2. IP core的仿真需要相应的例化模型即可，那Primitives调用（比如下列的ODDR2）如何进行仿真？

7 d2 b% F0 f5 I7 H5 h

原语例子：

ODDR2  U_ODDR2_6713in (
. U2 \: T" Q( J8 X) v   .Q(CLKIN_6713),   // 1-bit DDR output data
   .C0(clk40), // 1-bit clock input
: m. w: d7 }3 t# O% w1 h. _5 s   .C1(~clk40), // 1-bit clock input
   .CE(1'b1), // 1-bit clock enable input
   .D0(1'b1), // 1-bit data input (associated with C0)
   .D1(1'b0), // 1-bit data input (associated with C1)
   .R(1'b0),   // 1-bit reset input
4 E+ @! ?" y. m. v5 c% B0 \! Y   .S(1'b0)    // 1-bit set input

relchhiclty

顶顶