关于fpga配置时的管脚状态

sunygd

大多数的回答是：配置的时候所有的管脚默认是Z态。
) x" ?6 l) r8 h7 O2 u* {' d
这个说法到底对不对呢？下面我谈谈自己使用的几款新品的情况。
5 c% V+ \  }; M9 \' ?0 o
项目背景：开关信号发射机。初始状态要求IO信号都是低电平，来自控制DSP的发射控制信号触发IO开关信号的产生。
2 p3 |. v4 h3 n8 y2 f6 q( N) J上电的时候不能有高电平，否则引起发射机状态不稳，会产生问题。
" c: a5 \3 L3 W# Y
（1）VirtexII1000
/ v2 n/ S  W+ a* G7 {' H/ c设作IO的信号在上电配置的过程中用示波器测量时高电平，大约在90ms左右，和配置时间基本一致。在管脚配置栏设置
pull-down后，这个现象消失。未使用管脚没有这个现象。未使用管脚的处理是float。  
; W3 |) D9 {0 O
' i& j  _# B8 F4 A- U- O- }. J* F（2）virtex5-xc5vsx50t
) H$ X) L* O# N, t设作IO的信号在上电配置的过程中发现有和配置时间基本一致的一段大约在0.2V左右的凸起。基本可以认为是没有信号。
管脚配置没有做特殊设置。
9 ]) a$ d; f' b3 t
（3）EP3C25的FPGA，在配置的时候，能够发现编程应用的IO脚和未使用的管脚都有大约300ms左右的(EPCS16)高电平。
, ?0 D& l0 F( g* {& h( V/ D和配置时间完全一致。使用外接的下拉电阻6k左右下拉到1V左右，使用1k下拉到0.2V左右。

谈谈我的理解：无论a还是x的fpga，IO脚的基本结构都差不多，输出都是推拉mos管，能够实现三态、可编程的上下拉电阻等等。
在默认配置下，我认为cad工具可能设定了配置状态时 IO模块的三态功能和弱上拉功能同时起作用，所以会有上述现象。
& I; {. f# V+ a  A8 n, H. {
( \( o1 D* g% W8 N& l! D  [altera cyclone3的EP3C25的fpga，我在网络上查了很久，测试过powerup no 什么的指示， io feature设定等，都没有作用，最好
只好外加下拉电阻了。
不知道哪位大神遇到类似问题，是否在q软件里面可以设定，麻烦告知，非常感谢！

, f3 ~; d, _. ]

wu68aq

eda365有你更精彩