找回密码
 注册
关于网站域名变更的通知
查看: 281|回复: 2
打印 上一主题 下一主题

FPGA之IO_FIFO篇简介-------xilinx7系列

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-17 10:18 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
前3篇咱们介绍了 SelectIO 逻辑资源,本篇咱们就聊一聊与SelectIO 逻辑资源水乳交融、相得益彰的另一个概念——IO_FIFO。  X) A4 ]1 ^0 h: o7 V4 N5 l. q
  k! {! |7 h/ M1 \
' h$ }6 {9 K# U: X% B1 \
1个IO_FIFO包括1个IN_FIFO 和1个OUT_FIFO,它是7系列FPGA新设计的IO专用FIFO,主要用于IOLOGIC(例如ISERDES、IDDR、OSERDES或ODDR)逻辑功能的扩展。% R1 v' y' R" |1 k  b' c* j
* h% h$ x9 p/ @7 J' M% B: P* n0 h& p

; h/ ?$ s2 B8 _; H7 d5 L% BFPGA的每个BANK有4个IN_FIFO和4个OUT_FIFO,相当于每12个IO对应1个IN_FIFO和1个OUT_FIFO。
+ o* n9 v8 j5 t& v) k' @1 Q, }: p2 v) b5 A. I+ G" o$ Z" c

% {8 R6 n0 s& f3 M7 ]4 I, J
游客,如果您要查看本帖隐藏内容请回复

' ?1 n. K$ I  ?! U- M5 z- J9 T. ]* y* S/ y& Z& D/ `

该用户从未签到

2#
发表于 2019-5-17 17:21 | 只看该作者
最近正在找这方面的资料 谢谢楼主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-3 14:22 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表