TA的每日心情 | 开心 2019-11-19 15:19 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
5 T! t5 B; k9 |9 X- C+ Q- k+ {
技巧一:批量注释。在Q2 当前文本编辑框内,选中需要注释的代码,右键,选择comment selection。如果去掉注释,选中需要去掉注释的代码,右键,选择uncomment selection。
- n9 B2 @: F: [技巧二:FPGA IO总线操作。在正确理解FPGA IO总线操作前,先了解IO 硬件设计图如下:) }# G9 q' G/ j4 k
) D. Z$ u* M) k
从图上可以看出,外部信号输入输出共用一根信号线.内部输入信号直接连接;输出增加了OC门。所以IO线从硬件上可以表达3种状态,高电平、低电平和高阻。7 u- f( P% K8 R( \1 S) j0 ?' Y
因此,IO总线操作技巧:关键技术在于:实体部分必须对端口属性进行申明,端口属性必须为inout类型,在构造体需要对输出信号进行有条件的高阻控制。
) Z0 y3 {9 ?; c4 q( W0 D' B bidir <= from_core WHEN oe=‘1’ ELSE “ZZZZ”;
. c" p. m! W: _- K1 D; C8 J$ V to_core <= bidir;) w$ g, m( T+ m/ J
didir输入当着普通的in类型,而在输出时,需要加一定的控制条件,三态输出.问题的关键在于:如何确定这个条件?
+ i( E- H% z4 g* @ 其实这个条件很简单,当FPGA输出信号(高或低电平)完成后,在取输入信号之前,先让输出高阻;否则影响输入信号。7 V. E) i+ I) ?; p' j4 [$ t
掌握上面的原理,任何双向总线设计,你当得心应手!哈哈哈哈!( @" U& v' J& `2 R/ [4 G0 W
, t3 r# O3 D. T1 p
|
|