TA的每日心情 | 开心 2019-11-19 15:19 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
% b# p' T t, F: i' e7 R
技巧一:批量注释。在Q2 当前文本编辑框内,选中需要注释的代码,右键,选择comment selection。如果去掉注释,选中需要去掉注释的代码,右键,选择uncomment selection。: d" [3 r& y; g2 d* _% ~# y
技巧二:FPGA IO总线操作。在正确理解FPGA IO总线操作前,先了解IO 硬件设计图如下:' v6 a9 z" L8 Y6 j& N; j {
% h7 ~1 r2 B+ s4 }" F4 u 从图上可以看出,外部信号输入输出共用一根信号线.内部输入信号直接连接;输出增加了OC门。所以IO线从硬件上可以表达3种状态,高电平、低电平和高阻。
6 y+ o7 `* h/ z) k! w* V/ Y m4 O因此,IO总线操作技巧:关键技术在于:实体部分必须对端口属性进行申明,端口属性必须为inout类型,在构造体需要对输出信号进行有条件的高阻控制。1 M1 C K7 \& o3 H8 ^/ }9 n
bidir <= from_core WHEN oe=‘1’ ELSE “ZZZZ”;1 }% q: n7 ^% @ x
to_core <= bidir;
0 l8 q; J. W# B5 ddidir输入当着普通的in类型,而在输出时,需要加一定的控制条件,三态输出.问题的关键在于:如何确定这个条件?
" f9 T1 W2 ^: a* @; h* @ 其实这个条件很简单,当FPGA输出信号(高或低电平)完成后,在取输入信号之前,先让输出高阻;否则影响输入信号。* `- D2 s& B0 m7 p
掌握上面的原理,任何双向总线设计,你当得心应手!哈哈哈哈!' b8 @7 _: C% e# I3 H' O+ S; F
0 X8 f5 Y9 Y8 M" Q5 b0 O |
|