INOUT引脚在FPGA中使用方法你知道吗？

Zedd

INOUT引脚在FPGA中使用方法你知道吗？

INOUT引脚：

1.FPGA IO在做输入时，可以用作高阻态，这就是所说的高阻输入；

2.FPGA IO在做输出时，则可以直接用来输入输出。

芯片外部引脚很多都使用inout类型的，为的是节省管腿。就是一个端口同时做输入和输出。 inout在具体实现上一般用三态门来实现。三态门的第三个状态就是高阻'Z'。当inout端口不输出时，将三态门置高阻。这样信号就不会因为两端同时输出而出错了,更详细的内容可以搜索一下三态门tri-state的资料.
1 使用inout类型数据,可以用如下写法:
( {) s( p& K- s0 w/ w/ ~. Q8 Ginout data;
( J' G/ g& w5 h) R- B# I5 Areg data_in;
) e, P. ?& s* h/ J$ M: _reg data_out;

//data为输出时
, Q8 y1 e! }, p2 Ireg en_output;
, t* {: l9 z! \' |, i. Massign data_inout=en_output?data_out:1'bz;//en_output控制三态门
7 Y3 U1 \  A+ t% C) S* p//对于data_out,可以通过组合逻辑或者时序逻辑根据data对其赋值.通过控制en_output的高低电平,从而设置data是输出数据还是处于高阻态,如果处于高阻态,则此时当作输入端口使用.en_output可以通过相关电路来控制.
6 U' a7 Z2 f1 J8 _- X, B2 编写测试模块时,对于inout类型的端口,需要定义成wire类型变量,而其它输入端口都定义成reg类型,这两者是有区别的.
' s0 V4 t2 F. F7 ^; A+ P: F- C当上面例子中的data_inout用作输入时,需要赋值给data_inout,其余情况可以断开.此时可以用assign语句实现:assign data_inout=link?data_in_t:1'bz;其中的link ,data_in_t是reg类型变量,在测试模块中赋值.
另外,可以设置一个输出端口观察data_inout用作输出的情况:
9 p7 V( T; Y, r2 G( eWire data_out;
8 e% c! _& S: U* S- B" s* N6 X. KAssign data_out_t=(!link)?data_inout:1'bz;

$ Y; G' d: J& [* P% y

helendcany

手动点赞