|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
最近在搞DDR仿真部分,遇到一些问题,如下汇总,望大神不吝赐教:(目前用SystermSI)! L f8 e) \4 w! N% F
1. ADDRESS部分菊花链中终端匹配PORT设置方式;此终端位置在SYSTEMSI中会有对应的TERMS匹配。但在powersi提取S参数时将上拉电阻统一设置为一个TERMS器件后如何编辑其模型;(目前主要问题点)( L$ |' s( ^9 w% }( A! I, t7 t
2.在看时序方面的问题时,有较多疑问;如下:A:对于芯片的内部PIN Delay长度是集成在IBIS模型封装参数RLC中,还是通过其他方式添加到模型中;
. Y& Z1 |$ B; q. d, d B:看很多CPU部分都不给定读参数时的建立保持时间以及在写状态时的发送端时序参数;在这种情况下用SystemSI中给定的Default参数会不会有较大问题?如果不妥请给出个处理方式;
/ R, W, Q1 @5 c3.看Speed2000中也有对应的DDR仿真,它与SystemSI中的仿真有何不同;6 Q% p4 m( x) U2 s: o; _
5 ]+ k& a% T) Y4 S1 v
. A/ d/ Y1 _6 |/ G h% y) \如上问题: " n2 E; y7 k% n5 |+ e
|
|