FPGA实践（三）系统搭建与烧录

thinkfunny

本文档系列是                                        邢翔瑞在实践将神经网络实现到Xilinx 的zynq的FPGA上遇到的问题和解决方法。

背景：我们用vivado HLS对相关软件生成了相应的IP core，现在我们需要将IPcore集成为系统模式，集成为系统才能烧录到FPGA上。

目的：用vivado软件搭建相应的系统，生成比特流并烧录入FPGA
% C( u5 u7 M& b
- c# C/ Q" U9 R& C# N- c9 i可以参考文档UG871中Chapter9.10.11中的部分。
0 {/ j) ~" J  ^& a( O4 e0 A
% V8 r3 G9 F- X9 G; ]3 P' ?. Q
目录

( U4 J* _1 `& ]2 K
( k. l* ~5 O$ ]/ _0 g9 b1.用vivado打开工程
3 @" ~4 _9 h' K. f8 u2 ?9 T
% z2 d! Q9 d' _- G
4 B+ t9 o$ V. ~% ^* R: S2.搭建系统
0 z9 [( \: p6 T# T% d3 ?4 A
9 L% B+ q$ s: c9 R0 p6 ?' e
$ D& ~% f. j6 a- L) s2 U+ @, P, Q       2.1添加IP


       2.2连接相应的IP


  H, ]$ X, X( ~  F       2.3 生成比特流

) l0 U+ n. [, c3 a; V
3.比特流烧录入FPGA
& T1 h& B$ S; q9 H7 {

* h# a/ @6 r9 D5 _4.启动ARM运行程序并验证
2 K$ ]& w4 [6 V% Y



, U3 k" t9 `6 O
" i4 m* c& Z+ g3 ~/ _- y- z1.用vivado打开工程
& _! h. T) j: O/ {& o- }! J

游客，如果您要查看本帖隐藏内容请回复

刘才芳

厉害了，