找回密码
 注册
关于网站域名变更的通知
查看: 366|回复: 1
打印 上一主题 下一主题

FPGA基础知识(一) UG998

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-15 15:37 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本文是  邢翔瑞在学习FPGA时学到的相关知识与总结,希望可以帮助同行理解和掌握相关的FPGA知识。可以将本文档当作相应FPGA教程文档UG998的辅助文档学习。
* ~3 i7 d/ L- p! v" T) Y, e8 i' }' X7 ~' I# S
Xilinx原版教程文档参见XilinxDocumentation navigator 中对应UG998:Introduction to FPGA Design with Vivado High-Level Synthesis
" Q3 F$ g4 {. s) n, n6 c6 h4 x1 c
3 v* p- R# W3 v3 B1 o; t6 G0.简介:
4 ~4 @* @* F% T0 b( Z
9 u" I5 ?; n+ V  ?( u3 mUG998文档主要介绍一些基础的关于FPGA和硬件设计相关的知识,例如什么是FPGA,硬件设计的基本概念,vivado软件的高层综合,以运算为中心的算法(Computation-Centric Algorithms),以控制为中心的算法(Control-CentricAlgorithms),软件验证和vivado HLS软件,多程序集成,应用的验证。用于初学者有一个初步的理念。
9 u! b" @; x; X" [, n
! s& }# _  ]% Q, s4 c, b. o目录
$ w! ?7 G6 G0 g" c' q
+ o* ~: S! Z& X/ D9 ^
! A% V; R0 N5 B) I* e, ~
0.简介:
8 ^" g. ]. e" A: o: U
8 O, Z7 L1 E9 p  F) U* q8 O; N6 i
$ i* Y7 g" F0 W3 D3 W
Chapter 1: W  B8 [1 _: X6 m/ @! h/ f9 s

: v5 h: N8 ?' q& [7 d
+ n8 V( n5 P+ Q
      1.1 Overview1 c0 L* j  X+ W0 H
# e2 _3 Y" I% b. j6 ~( d
8 z1 _1 `! _( |2 o1 N
1.2 Programming Model
- |+ k! d, x' x# @3 e8 p: ?8 e% H# y; X* F8 y: ]

* t( }0 m8 ~7 e1 P$ fChapter2 什么是FPGA
2 [. [2 a: U" n! |$ h( a5 u3 R4 r) i& Y, z, i

: t1 L2 j. w/ ]# f2.1 LUT4 w8 f# w' f; U, ~0 Z. \8 B1 A0 O

3 _/ r+ q& ~2 J  z* h
0 `; y5 X' B, C, O
2.2 Flip-flop(FF)* R2 F& P- y1 o3 o4 P9 [

% {& p* C  ]- G6 x  b

  |$ G% J4 i( m) K9 H2.3 DSP48 block
4 R6 @: u2 M8 |, D. p9 O$ C$ h4 S
9 m* F( ^# S( \# b
6 z4 ?' w% i2 l  x) K+ s
2.4 BRAM和其他存储设施! ^8 J7 V3 k. e& r- y$ g

& Q  _" ]. u" \- B: g" i
! v, q- L" S; V/ D
2.5 FPGA的并行架构与处理器的结构8 l9 ^) S! E6 F
( ]! V% o5 D/ J# Y' I
( M# |( v6 l1 P3 u0 S1 |
2.5.1 Scheduling
3 O' n8 B4 J" @/ d: p. d
& K: l/ }  O) p1 c- F- H  t- D
1 A  r% f6 ^& g
2.5.2 Pipeline, f3 d; E$ l2 _! Z8 \

" A4 l* ^/ \5 t# S( D

5 W  w- p9 L! J6 G+ r! z; {6 @2.5.3 数据流(dataflow)
& n0 g0 u, |) W. w0 Z9 g
. |; c( F$ l4 L+ e
6 P" d! T- x+ K' S2 B/ E2 T0 E
Chapter3 硬件设计的基本概念! i: Q/ r0 Z8 @) b5 F, P8 V3 L/ l

# Q! M$ P+ w" b; R, @
5 {7 x6 C) P8 O0 R
3.1 时钟频率
8 F4 b4 l2 C" l# l1 Y6 u3 G) Z* M+ H; a' g) Z$ y+ ~  J' L  _6 W( E' b( z; ]9 a

1 Q( G* x9 L5 k" p& X- R9 R3.2 时延(latency)与流水线(pipelining)
$ P+ l( @& G! S; s- s. m
/ b& P. s* a6 H- N0 ^
8 t  q5 W, J& L; S
3.3 吞吐速度(Throughput)2 \% R* g7 [+ ]* U7 Q8 j5 t; w

* F' ^/ b1 k7 i6 A" {3 ?, O' b
/ S# G5 p( D$ [0 `( j" R
3.4 内存架构与布局6 A4 ?0 V& @0 d0 O
  {0 ]. ^8 W! ?
( ^" u. C- a% m; V2 C6 X" L( \
4 F1 I# s. ?4 D5 D, M/ l0 q

. O7 F& c* o) e. b3 G0 b3 p3 N7 O8 X6 G6 I. _* U2 @- _+ H) T( \
游客,如果您要查看本帖隐藏内容请回复

; L  i/ E2 }! e
! G* x: M4 r2 V  r' V' |4 ]9 a. `1 A0 @: y" c* a
2 ?% \) N6 [5 G) U  ~+ ?+ S8 C4 q

) E: ^: G* n. t! X

FPGA基础知识(一) UG998-1.png (52.89 KB, 下载次数: 0)

FPGA基础知识(一) UG998-1.png

该用户从未签到

2#
发表于 2019-5-15 17:50 | 只看该作者
回复看看隐藏内容
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-3 09:11 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表