找回密码
 注册
关于网站域名变更的通知
查看: 376|回复: 1
打印 上一主题 下一主题

FPGA基础知识(一) UG998

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-15 15:37 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本文是  邢翔瑞在学习FPGA时学到的相关知识与总结,希望可以帮助同行理解和掌握相关的FPGA知识。可以将本文档当作相应FPGA教程文档UG998的辅助文档学习。
5 }+ z, g. X/ G+ f* h: `9 @0 m4 P2 O9 y' G& w( Y# `$ B) a( V$ t
Xilinx原版教程文档参见XilinxDocumentation navigator 中对应UG998:Introduction to FPGA Design with Vivado High-Level Synthesis
4 s" y: F* P6 ]3 G& t0 [1 `# i, [& R; k9 W& K! l5 q0 O3 K
0.简介:
/ z. [" M: ^/ A4 W# |# b7 i5 B& \9 n: V9 }' p/ b
UG998文档主要介绍一些基础的关于FPGA和硬件设计相关的知识,例如什么是FPGA,硬件设计的基本概念,vivado软件的高层综合,以运算为中心的算法(Computation-Centric Algorithms),以控制为中心的算法(Control-CentricAlgorithms),软件验证和vivado HLS软件,多程序集成,应用的验证。用于初学者有一个初步的理念。
, J8 \9 @6 l# b* R& i2 ]' |
2 r5 `' L1 ]7 l3 ?. m2 V  O目录+ l4 W( k, I4 V
) j+ @  p3 t  l5 h2 E4 g* U8 V
0 @( Z/ N9 b  i" D
0.简介:5 F" ]* t  q; [8 Z7 O3 C

2 w8 h! {# `1 C0 Z* s1 l' L

1 n% n! J6 j. r/ oChapter 1* o& g1 x4 ?- T: @. f

5 W9 ~! F: @& h( C
) k: j3 y: u- c2 g" u% }
      1.1 Overview
' D+ W) A7 A1 M( m( d9 t0 F8 G, W6 _; I' z2 ]

$ J, `( X! K# p; A* c1.2 Programming Model) ~6 U. i# C9 d3 e/ j8 A% b

: |  @; z5 F4 b. h7 i

- f9 m* l( F2 B! R' V9 kChapter2 什么是FPGA- G/ ~! f; ?8 J3 F) o

: s. J. R3 x+ K& j  j7 J

1 y) ?$ d/ z) B  t) B2.1 LUT
3 W- K& g1 Y9 v! D2 @* ~2 l9 X) c" ?, G

% ]% u# s& m2 s$ v5 h  t) ?( d2.2 Flip-flop(FF)
! l* U. Z+ L/ l2 d. W, x* x2 T5 N, h7 p$ Y7 `8 y
4 m# g! |" R2 a# w* ~/ z
2.3 DSP48 block# X+ [. V/ A* a+ e! Q4 S
" Z# e3 J' h" s/ V! q5 K' p) \

7 `5 H& r* L5 ~& m* f! X! D2.4 BRAM和其他存储设施
) ~- u. Q/ \. r- }$ e
9 C/ o( k# A, f) U
7 J6 t9 U- \) |. J! R
2.5 FPGA的并行架构与处理器的结构: ~# j+ H% H# q& I' ]
/ s8 w! E, E) C0 w8 u* o
+ T" s" |3 R- w% n" ^! H
2.5.1 Scheduling  c8 B4 y6 s+ q2 t% b( x3 K
$ B% k  K; Y) ^0 Q- e. f

5 p, o1 i4 ?* \& [* I2.5.2 Pipeline7 T9 P) Y% g& @+ z  x  n
& U4 ~7 `. x& h! Y

7 r* S0 X, V% a6 g2.5.3 数据流(dataflow)# S* b* L* [. Z8 J2 b
3 e2 K, }9 u. P
" s- H  d6 A8 k' Z, N
Chapter3 硬件设计的基本概念' U' L% C# \' C. K) A

# _* h( k6 _% v0 F. Z

$ K5 _, L) X, ^3.1 时钟频率
$ b4 t7 Q* `- O" \: J) [  m
6 x6 M6 Z# ^( N! l  v% ^4 j: M6 i
  M8 |1 Q4 i, X
3.2 时延(latency)与流水线(pipelining)
- N( }$ H6 R- ^5 j. L9 p4 R! ^% F( s5 O1 K, \5 F' D9 H5 ?$ ]9 T2 v
  x; M3 F' d" m/ H
3.3 吞吐速度(Throughput)
' `% _! z( k. s- s- \/ M- H$ d) i' \& \4 z8 \2 d

9 L" n6 }, Y8 y% k2 |$ k) }3.4 内存架构与布局  _& k1 d# x& l, [8 _$ C

" P2 d7 B  ~  d& q  O0 t5 u
) N: F; J0 e( T1 R8 t. t5 ^
6 Z, @1 T% f3 b* b

9 T! I  X' S( C* ?( B
# y+ E* x  S7 D' L' F( [# Q
游客,如果您要查看本帖隐藏内容请回复
9 G; E- n, Z8 {+ R, q- v. Y- s

/ K9 U; d+ X9 Q4 i1 F( f4 p8 U. y1 h& }
6 D1 O, h" E- u$ E' \5 r

* H- t: i/ Y) c5 U

FPGA基础知识(一) UG998-1.png (52.89 KB, 下载次数: 1)

FPGA基础知识(一) UG998-1.png

该用户从未签到

2#
发表于 2019-5-15 17:50 | 只看该作者
回复看看隐藏内容
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 15:36 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表