找回密码
 注册
关于网站域名变更的通知
查看: 429|回复: 1
打印 上一主题 下一主题

FPGA的JTAG烧写注意事项

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-10 10:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA的JTAG烧写注意事项
) r" G9 L% S5 P2 s' Q

, m( {4 f! r7 P根据ALTERA官方FAE(现场应用工程师)的强烈建议,请注意不要随意带电插拔JTAG下载接口,否则会损坏FPGA芯片的JTAG口信号管脚。
$ Y4 e, b+ e( Q# Q" u现象:' [, q) G- j: K! J. E6 o; B
在排除了下载线的问题后,还是不能访问FPGA的JTAG口,那么很有可能你的FPGA芯片的JTAG口已经损坏。此时请用万用表检查TCK,TMS,TDO和Tdi是否和GND短路,如果任何一个信号对地短路则表示JTAG信号管脚已经损坏。
5 t% ]# X) X* ~4 ]' u% O& x. W! R原因分析:
9 Z0 S, u& K* k" P; P4 L+ T我们经常为了方便,随意插拔JTAG下载口,在多数情况下不会发生任何问题。仍然有很小的概率因为热插拔而产生的JTAG口的静电和浪涌,最终导致FPGA管脚的击穿。
4 s+ i& U( N1 i9 j有人怀疑是否是D版的USB Blaster或者ByteBlasterII设计简化,去处了保护电路导致的。但事实证明原装的USB Blaster也会发生同样的问题。7 ]5 Z. _5 f$ Z- \% F" O
我们怀疑是否是ALTERA的低端芯片为了降低成本,FPGA的IO单元没有加二极管钳位保护电路。
6 s- `0 a$ ?3 V$ Q  O" A! Q我们的建议:: e$ x! L. ?5 U7 W. Y3 q
请大家尽量按照以下步骤进行板子和下载线的上电、下电顺序:
$ @0 \  W- M& V5 V' h' |上电顺序:
8 d6 L4 ]% W: Y( C! v1.在FPGA板子断电的情况下,插上JTAG下载线接口, [1 A9 C( s8 R) ]
2.插上USB Blaster或者ByteBlasterII的电缆% _' N9 u" ]; a' l
3.插上FPGA板子的电源
9 _9 X' n2 e* r下电顺序:6 N, Q3 \3 W& C* r: p! F
1. 断开FPGA板子的电源      
+ c8 N" D2 _$ {+ R9 l9 B& M" H2.断开USB Blaster或者ByteBlasterII的电缆/ C) p: c; g% T
3.断开JTAG下载线接口
8 t$ {' ~$ z0 K# W3 U) f7 y  M- c虽然上面的步骤有点繁琐,但是为了保证芯片不被损坏,希望大家按照上面的步骤来操作。5 u+ {# b/ y+ n  e- }$ k
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 11:21 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表