FPGA设计体会

House

FPGA设计体会

8 {3 }$ f" `$ C) \* U/ `在设计开始，设计者必须理解所有相关的标准、规范和算法。但是有许多方法来应用这些规范和算法。最好的结构是快速和最小芯片尺寸的结合。不幸的是，快速的需求常常和最小芯片尺寸的需求是对立的。因此，在HDL编码工作前规划一个最优的结构也是一个重要的问题。
& \: {6 P, t! m4 Z例如：1：除法器
5 L2 u4 ?$ m( d! w! D6 K8 q除数被固定。最快的方法是查表，但是这个方法需要大的内存。我们可以可以从被除数中不断的减去除数直到新的被除数比除数小。它会花更多的时间但用最少的硬件。还有许多的方法来构建除法器，每种方法都有他自己的优点和缺点。
2：图像处理的动态评估器
从前一个图片中发现最相似的8×8模块，在整个电影剪辑中。最基本的有全搜索和三步搜索的方法。许多的论文已经讨论过优化硬件复杂度和速度的结构，这里我不再祥解释。
一个好的设计者应该要被实际经验培训和不断的。我们要在每个设计工作中非常小心和耐心。因为一个NRE将会消耗大量的金钱和数周的时间，如果他不小心犯错，设计者将会对金钱和计划失败负责。经验和小心也许是来完成一个成功的设计项目最好的方法。
) G  f$ v' e* ?! e6 t3 n以下条款是一些对一个稳步的和成功的设计的建议：（可能有些朋友也指出了其中的部分，我这里只作简要说明，可能稍有不同）
& ~* v3 K7 `. d: r4 |命名风格：
2 Q" o" l. }0 a# {, J7 g1不要用关键字做信号名；
1 P6 T7 \6 x( q4 C8 j, D: B2不要在中用VERILOG关键字做信号名；
4 X- f  k+ }/ t( D/ O7 R$ G( u3命名信号用含义；
4命名I/O口用尽量短的名字；
5不要把信号用高和低的情况混合命名；
9 J5 B: n: {, A3 L4 h/ N3 U6信号的第一个字母必须是A-Z是一个规则；
7使模块名、实例名和文件名相同；
编码风格：记住，一个好的代码是其他人可以很容易阅读和理解的。
$ d7 }: R6 X7 i7 L1 Q! ~1尽可能多的增加说明语句；
2在一个设计中固定编码格式和统一所有的模块，根从项目领导者定义的格式；
5 [1 v( Z( B% E. B6 x& R3把全部设计分成适合数量的不同的模块或实体；
4在一个always/process中的所有信号必须相关；
" t4 ?9 c4 Q9 [$ ]9 t5不要用关键字或一些经常被用来安全综合的语法；
5 M" h( R" V  \# G9 _$ J0 `+ Q6不要用复杂逻辑；
7在一个if语句中的所有条件必须相关；
" r$ a/ Q) x3 T设计风格
/ Q( i/ l' L2 X) H5 c& ^  ~( U1强烈建议用同步设计；
: \9 i/ {9 c& I5 k2 k2在设计时总是记住时序问题；
3在一个设计开始就要考虑到地电平或高电平复位、同步或异步复位、上升沿或下降沿触发等问题，在所有模块中都要遵守它；
: w) S; O: j, s/ d8 p  m4在不同的情况下用if和case；
5在锁存一个信号或总线时要小心；
6确信所有寄存器的输出信号能够被复位/置位；
7永远不要再写入之前读取任何内部存储器（如SRAM）
8从一个时钟到另一个不同的时钟传输数据时用数据缓冲，他工作像一个双时钟FIFO；
9在VHDL中二维数组可以使用，它是非常有用的。在VERILOG中他仅仅可以使用在测试模块中，不能被综合；
2 i9 ~3 r2 g& D# ~10遵守register-in register-out规则；
11像synopsys的DC的综合工具是非常稳定的，任何bugs都不会从综合工具中产生；
12确保FPGA版本与ASIC的版本尽可能的相似，特别是SRAM类型，若版本一致是最理想的；
8 Y1 ~) h3 X% O4 T1 n8 i13在嵌入式存储器中使用BIST；
# P7 w  j( f* ]3 p2 C. O14虚单元和一些修正电路是必需的；
" R* v, a( k( u1 g15一些简单的测试电路也是需要的，经常在一个芯片中有许多测试模块；
3 v2 n0 Q3 s2 `8 p* I- O16除非低功耗不要用门控时钟；
: n% I4 B% j& h/ t2 T7 I) {17不要依靠脚本来保证设计。但是在脚本中的一些好的约束能够起到更好的性能（例如前向加法器）；
1 j- A7 K# i) ?8 `+ y18如果时间充裕，通过时钟做一个多锁存器来取代用MUX；
% o  C) z$ X+ Z1 A  a) ]+ ]' [) G, D19不要用内部tri-state, ASIC需要总线保持器来处理内部tri-state；
( M: w& e; Y5 a* J: L5 Q* m0 M20在top level中作pad insertion；
0 ?7 `& f& c) w  \, y) s21选择pad时要小心（如上拉能力，施密特触发器，5伏耐压等）；
) O) I2 Y% ^5 B3 i5 T; x  V0 E& S0 e* f22小心由时钟偏差引起的问题；
23不要试着产生半周期信号；
( A( S& K1 k: G24如果有很多函数要修正，请一个一个地作，修正一个函数检查一个函数；
25在一个计算等式中排列每个信号的位数是一个好习惯，即使综合工具能做；
3 p3 e9 ~+ z) x9 C. R6 h26不要使用HDL提供的除法器；
- Z9 m# o4 Q- H. E: }) a27削减不必要的时钟。它会在设计和布局中引起很多麻烦，大多数FPGA有1－4个专门的时钟通道；
; M6 @5 T7 o# r* s- D' \2 Q以上是大家在设计中最好遵守的要点，它可以使你的设计更好。
% R9 O4 N! H5 e3 Y! Z. K

wu6886

good

cxhhqz

看看