数字设计FPGA应用学习笔记

ulppknot

数字设计FPGA应用学习笔记
第一章 FPGA基础及电路设计
) b4 T. A9 ?1 `      FPGA基础及7系列FPGA基本原理
                FPGA概述
. Y! Q+ D4 ^9 f8 t/ ^2 `                FPGA基本逻辑结构
                7系列FPGA CLB
  e3 ]$ i6 {: [, C# R9 {. |                7系列FPGA IOB
                7系列FPGA及7a35tftg256-1特性
' _& D6 r+ s9 n
      FPGA电路设计
' U+ a1 h5 ?' J" a( d2 K1 {
( _; e& ~% j: ~- D第一章 FPGA基础及电路设计
$ B0 P3 P( y6 [- OFPGA基础及电路设计包含两个方面的内容，一个是FPGA基础及7系列FPGA基本原理，另外就是FPGA电路设计，FPG广泛应用于军事、医疗、工业、通信等领域，下面是两款实验板：
" F( P; l5 @) k# C
+ Q/ f- i9 _9 r$ u


5 B5 p  i' C- b# R7 {8 J
FPGA基础及7系列FPGA基本原理
FPGA概述
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、cpld等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA的应用面非常广泛，这里主要介绍Xilinx Artix-7系列芯片：
Xilinx Artix-7 系列器件以28纳米高性能低功耗 ，尤其适合于可满足航空电子和通信等领域的尺寸、重量、功耗和成本敏感型市场需求。提供大量的可供开发者直接使用的IP核，是市场的主流。
) h) @4 T3 b8 ^7 I! q1 |$ r! N下图是开发软件VIVADO的截图，可以看到一些IP核，用户也可以自己设计IP核


2 c' P9 q. J# o系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。
- N1 b7 ~2 {5 h9 p1 ]一个出厂后的成品FPGA的逻辑块和连接可以按照设计者的设计而改变，所以FPGA可以完成所需要的逻辑功能。
1 H: ?4 m: X" v# Q下图是一个Verilog HDL语言的一个实例，Verilog HDL语言就是对电路功能的一个描述，通过具体分析可以看到具体实现的电路，就可以将这个电路下载到FPGA里面，让FPGA实现我们描述的功能
  
2 w' S, L3 a& {$ [  f3 ~5 ~) F3 z
FPGA基本逻辑结构
: h8 N$ h6 c2 h' G
# ]" w3 P/ m$ U0 |8 N现场可编程门阵列FPGA是可编程器件，与传统可编程器件如PAL、GAL、CPLD等相比，FPGA有不同的结构，FPGA是利用小型查找表、小的RAM来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或IO，由此构成即可实现组合逻辑功能和时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线连接或连接到IO输入输出模块，通过向内部静态存储单元加载编程数据，就可以实现组合逻辑，再通过与触发器配合，就可以实现时序逻辑，这些都是可编程的，最终决定了FPGA的所有功能实现。对FPGA的配置信息被保存在配置存储器中，并在上电和复位的瞬间对FPGA进行配置。
6 z+ ?" Z9 j& G6 ]+ p7 ^" v下面是一款Xilinx Artix-7 xc7a35t的芯片，封装型号为ftg256，在VIVADO下可以看到他的封装是16*16的256个管脚

( M/ ]3 y' l' ~7 y


( ]9 E2 y0 `7 H

2 c3 w+ N% G  @4 v' E& w( R8 v放大之后可以看到逻辑单元和相应的管脚信息



每个CLB由两个Slice组成，Xilinx FPGA采用了阵列逻辑单元LCA（Logic Cell Array）概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
/ l! G+ L1 `, K" P" Z+ j


$ @! B5 @0 j9 W" p. K) d要掌握FPGA基本逻辑结构，就要掌握LUT是如何实现的，FPGA是通过查找表LUT实现逻辑函数的
6 b9 {- R. ]/ L5 B7 ]/ m: [* b0 d. `

8 [$ i) \- h" t0 Y) Q5 |5 d例1：用一个LUT实现如下函数
/ [2 z" a; E% p* {8 Y& t$ C4 ~

于是可以构建出如图所示的真值表
7 U3 w( Q7 V; `3 H" Y  


* M) M8 `% G8 W' Q! ~3 z
+ j/ @8 s' \- U: Q" c7 S
4 ?) f& G$ m4 K. W4 I/ {7系列FPGA CLB
" E4 f3 {+ i/ fArtix-7系列的FPGA，型号为xc7a35t，在Artix-7中处于中端。它包含  5200个SLICE,其中3600个SLICEL，1600个SLICEM。每个SLICE包含4个6输入查找表LUT，共有20800个查找表。Artix-7A35T可以分配400Kb的分布式RAM,200Kb的移位寄存器，41,600个触发器。
3 i$ C' I. P, D, Y& l2 O
通过查找表LUT实现逻辑函数，7系列的FPGA，每个查找表LUT都有6输入和两个独立输出。
当实现6输入逻辑函数时，A1-A6为输入，O6为输出  ,当实现两个小于等于5输入的逻辑函数时，A1-A5为输入，O6为输出，A6拉高。
9 x2 m8 |) l7 b/ ~/ n
4 @$ \8 N  I! o5 |在图中我们可以看到，每个CB由两个SLICE组成
. N2 q+ v4 C; z( b2 Y
每个SLICE包含4个LUT及8个存储元件及其他组合逻辑

每一个SLICE具有8个存储元件，右边的4个可以配置为锁存器或触发器，左边的4个只能配置为触发器。其中右侧的4个存储元件的输入通过多路开关选择，可以使用对应的查找表输出，或者外部的输入。
另外的四个之鞥呢配置为D触发器。这4个D触发器的输入可以是查找表LUT的输出，也可以是外部的输入。
; l' [2 U: A& i0 o. [+ J6 h额外的规定是，当右边的存储元件被配置为锁存器，这4个触发器不能被使用

! a3 b" d. T) U4 V" l3 T. N, {" VSLICE在FPGA 7系列体系结构分为两类：能够实现补码运算、移位寄存器、存储器功能的SLICE，成为SLICEM。它的功能相对较为复杂

+ A8 i. t  m+ P% X& g2 K2 C而查找表只能实现基本逻辑函数的，成为SLICEL，逻辑结构相对比较简单
: y1 h, L2 g1 C& I, q
. N# k; A" W( ]5 d, a8 G3 f通常采用全功能SLICEM结合简单功能的SLICEL配合使用，使芯片在保持能力和性能的同时，实现低功耗和低成本。  
3 A; m, ~  B" v3 {9 t

7系列FPGA IOB
5 n2 B! B: m  \6 n8 @; S9 @9 s2 XCLB能够实现FPGA的功能，但是要和外界进行数据传输，就必须要有和外界电平兼容的IO接口IOB（Input Output Block）,IOB的数量主要取决于芯片引脚的数量，通常对IOB的配置可以配置FPGA引脚的电气特性，甚至可以配置上拉和下拉模式，可以达到与大多数电平的兼容。
7系列FPGA具有多个IOBANK(可以理解为IO的分组)，每个BANK具有50个IOB, 具体的 BANK的数量取决于FPGA的尺寸和封装。
2 y0 h! N; w" S- C
XC7K325T具有10个I/O BANK，xc7a35tftg256-1因为有256个管脚，具有4个IO BANK。分别是BANK14、BANK15、BANK34和BANK35，其中BANK34只有部分管脚是可用的。

在下入中我们可以看到IOB的具体信息

IO管脚可以配置多种输入输出标准，当配置为单端模式，例如按键输入、LED驱动等，可以设置为LVCMOS,、LVTTL、HSTL、 PCI、 SSTL电平标准。
当选择差分输入输出模式（2个IO管脚差分输入或输出），可以设置为LVD,、Mini_LVDS、 RSDS、PPDS、BLVDS,以及差分 HSTL和 SSTL标准。
7系列的FPGA管脚还分为高效管脚HP(high-peRFormance)和宽范围HR（high-range）管脚
T信号用于控制输入输出三态DCITERMDISABLE设置DCI功能无效DIFFI_IN用于设置是否采用差分模式。在大多数的7系列FPGA器件中，在每一个BANK的最后两个管脚是仅单端模式的,其他的管脚都可以配置为单端或差分模式。
  
: p$ Q; H: p  A* G
7 f% X* q8 S, [' X* D; n

7系列FPGA及7a35tftg256-1特性
2 H' b/ T' @! B- H$ g

• 改进的高效6输入查找表技术，可配置为分布存储器。
• 内置先入先出逻辑的36 Kb双端口块内存用于片内数据缓存。
• 高效的SelectIO技术，支持DDR3接口，采样率高达1866 Mb/s。
• 内置串行千兆位收发器（multi-gigabit transceivers），收发频率从600 Mb/s到最高的6.6 Gb/s ，直到28.05 Gb/s。
• 用户可配置的模拟输入接口(XADC),，具有双12-bit 1MSPS 模数转换器，并带有内部温度、电压传感器。
• 具有DSP 专用SLICE ， 带有 25 x 18 乘法器， 48位进位累加器。
• 时钟管理块 (CMT)及结合锁相环PLL和混合模式时钟管理器MMCM，具有高精度和低抖动优点，可实现分频和倍频、相位移动等功能。
• 集成PCIE接口模块。
• 大量的可配置选项。
• 28 nm高效低功耗、低内核电压、低成本设计。
  " e: Z  o* q8 z, q

! D% T& ]  v/ b+ }      速度等级
      Artix-7 FPGA可选- 3、- 2、- 1、- 1l，和-2l速度等级，其中-3等级具有最高的性能。
      Artix-7 FPGA主要操作在1.0V内核电压，器件xc7a35tftg256-1具有-1的速度等级。
$ h: x& ~: P5 z) L- L      电压
% D1 {! d; `2 i' P+ t" r) Y      7a35tftg256的内核电压VCCINT电压最大1.1V，通常工作在1.0V。   
0 t( K- P* F  P$ Z

• 辅助设备电压VCCAUX最高为2.0V，通常为1.8V。
• BRAM电压VCCBRAM电压最大1.1V,通常工作在1.0V。
• I/O端口电压VCCO最高为3.6V，通常为3.3V。
• 设计包含FPGA的电路板，需要设计不同的电压源。
  

   


7 s0 ~  m9 n9 b2 C7 pFPGA电路设计
- |% Q3 |7 _8 p2 g0 z( _- _& X基于Xilinx xc7a35tftg256-1的电路板为配合FPGA学习使用， 加上一台笔记本电脑就可以完成口袋实验室的搭建。掌握FPGA的基本电路设计，对于FPGA的功能设计与实现是必须的。例如进行约束时需要对应到管脚，要点亮LED就必须知道并在工程中描述接口关系。
某宝上也有大量的实验开发板可以选择，根据个人喜好可以进行选择，这里不做推荐，避免广告嫌疑。

& M1 x+ G& M9 B5 s. X# f- ~2 Nxc7a35tftg256-1分为BANK14,BANK15,BANK35和BANK34四个BANK。不同的开发板对应不同的管脚，在开发板配套资料中会有相应的原理图，通过查看原理图可以找到相应的管脚
5 U' z6 |5 f- b7 U6 W# @; N
下面列出一些开发板上比较常见的资源管脚分配：
- LED
LED驱动电路非常简单，FPGA的输出I/O口的驱动能力足够驱动LED点亮


' t" L6 y! K; S

5 ~4 U$ e7 E9 m6 ~- 拨码开关
拨码开关（也叫DIP开关，拨动开关）是用来操作控制的地址开关


1 C% I; {. C9 y7 F2 m- D" Y* _
6 ~" ^; P. j( T9 k5 ]1 L- 按键
+ n: Y+ g$ p* e; M6 F按键是开发板必不可少的元件，不同的按键有不同的电气特性，根据电路图，当按键缺省状态时（未按下），对应管脚通过两个串联的10K欧姆电阻接地，获得低电平输入。当按键按下时，通过10K电阻接到电源，这时将得到高电平输入。
4 G0 T6 ?  J! ?
8 B: Y( ?3 u4 t  f

- 数码管
; M: y6 u3 Y, i- a* Z9 g3 X. n数码管的选择分为连体数码管和分布数码管，共阳极和共阴极的区别，驱动的方式也分为含有3-8译码器和不含3-8译码器的区别，使用3-8译码器可以节省芯片管脚资源
" W6 Y- l; M  T
( ^! Q( ~, H& U
下面是电路板七段数码管驱动电路及管脚分配图
  


2 C& E7 y0 v# X# [6 l2 `

• VGA驱动
  2 M" G- O* w* a) H; f, M6 }

  
; |9 x$ B0 G7 C
2 r6 {. Q1 J8 k) X/ ~" R8 I" i! N

• 串口驱动
  

  

• XADC
  + e4 u: a/ }+ Q/ z$ O+ ?% Z

  

% A/ g* j6 ?0 a5 S. j- {$ Q

• 其他接口
  & @6 x1 t5 l& X* y0 Y9 A5 I

  w1 v; w  g, a' J$ D2 y0 ]

; C6 @, x$ b1 j# S9 r

helendcany

谢谢分享