FPGA噪声干扰

uperrua

在FPGA高速AD采集设计中，PCB布线差会产生干扰。今天小编为大家介绍一些布线解决方案。

1、信号线的等长
9 a6 t+ T- r* ^" F' J& G! J
以SDRAM或者DDRII为例，数据线，命令线，地址线以及时钟线最好等长，误差不要超过500mil。
) I6 e. ~0 A% t  P" G


上图是FPGA与SDRAM布线，时钟频率设定为125M，为了等长可以走蛇形线。
& D; u3 X7 p- A" Y: H8 ~: C, M% A! F
蛇形走线虽然可以做到走线等长，但同时也占用更多的PCB面积。蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。


8 _3 N8 A1 f9 g
DDRII线路等长设计，最右边的弧度较大的走线为差分的时钟线，时钟线质量要求是比较高的。

3 e0 W5 y* O- ~  y布线是痛苦的，也是繁琐的，布不通时需要重新布线，不厌其烦的尝试，才能做出更好的效果。
3 P7 U* B* t- |! d
2、电源芯片的选择
  }* }5 K# J. t7 E# m
很多高速AD场合，开关电源并不合适，因为开关电源带来很多毛刺。大多数选择线性稳压电源。小编以ASM1117为例为大家介绍电源芯片中电容的使用。

+ Q8 R& u6 |( N+ `* Y! G
& b! j. }0 b# J& s0 ^4 I  P
5V电源输入端，应加容值较大的钽电容或者电解电容滤除电源的低频噪声，加104（0.1uF）瓷片电容滤除高频噪声。电源走线应适当加宽。
7 l! t7 S2 P* r9 Z% W) Y4 f, n
在PCB布线时，也应该在5V走线的末端加容值较大的电容。

% C( M/ k7 I) A& y以ASM1117-3.3降压为例，如下图：

/ p4 n/ I3 ~" i
. B2 i# L3 u$ O& p; j
+ i9 y; X/ q/ i) t" p/ V如上图，1117的3.3输出走线往下走，那么电容CP5放在旁边是没有任何效果的，通常这种电容是104瓷片电容，这个电容的容值是一个非常好的容值，在电源滤波中效果非常好。

那么该如何布局？



如上图，此种布局，CP28以及 CP10放置，电容应当放在电源走线路径上。注意电容不能离芯片引脚太远，电容有滤波半径，超出某一范围，电容将起不到滤波效果。

% _+ T  X( T& T# b: o2 `8 qFPGA电源布线，根据多年布线经验以及产品稳定性，小编为大家推荐以下方案：
* g* y$ |" Y; g+ s% h


" P2 m0 P1 j- Z7 ~$ Y以QFP封装的FPGA为例，有三种电源，1.2V，2.5V，3.3V。布线时最好如上图效果，电源线之间最好隔开距离，FPGA电源引脚要加入104电容。
% I* [0 B+ H6 N+ F* B
- P7 `* O% {* S5 h9 b7 n0 p+ K, x$ u3、有源晶振布线
6 w# ?6 w6 M, H, l* Q9 S

: r2 {7 g- m, k8 Q$ m
- [! r9 W$ d" b9 t' i原理图设计如上，时钟输出端串入100~330欧姆的电阻，防止阻抗不匹配时时钟信号反射叠加。
8 \0 y& G! m1 b. L
8 b; R& O6 }5 F. i4 I! t. f有源晶振电源端加入103、104、105三种瓷片电容滤波，防止电源噪声和时钟之间的串扰。
$ @3 g5 F( w1 I) @0 c2 m1 V


0 e' D7 ]  _* a& I( rPCB布线时，上述效果时很糟糕的。晶振下面不应布线，电源走线应远离时钟线布线，并且中间加宽地线耦合，防止干扰。
* ^& ?. H: u6 U8 Y. A
+ e; w5 @+ y: b* Z$ A

如上图布线，电源线避开时钟线，中间加入粗地线，注意有些地线不需要手动连接，放置地过孔，在铺铜（地网络）时，会自动加入。



" ^, F* P+ i- i: q4 V* K. i此种方式放置电容亦可行。

; C' g( \6 j9 i( K$ o- @! X7 X  X& M

pulbieup

谢谢分享，希望多多分享