找回密码
 注册
关于网站域名变更的通知
查看: 2636|回复: 4
打印 上一主题 下一主题

Altium Designer PCB设计 芯片引脚间距太小报错,rule规则应该如何设置?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-6 16:35 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
altium Designer PCB设计 芯片引脚间距太小报错,rule规则应该如何设置? 如下如,请指导,谢谢!!!
7 x  ]$ t+ i3 F! K1 A. k4 _5 O

该用户从未签到

2#
发表于 2019-5-6 18:07 | 只看该作者
应该是设置规则的安全间距吧

该用户从未签到

3#
发表于 2019-5-6 21:10 | 只看该作者
design-rules-clearance-新建规则如下图

图片1.png (65.75 KB, 下载次数: 0)

图片1.png

该用户从未签到

4#
发表于 2019-5-7 09:01 | 只看该作者
不知道你的AD是哪个版本的,我的是16.1的,在图中所示的这个地方,目录是design->rule->Manufacturing->Minimum Solder Mask Silver.

Rule.jpg (68.83 KB, 下载次数: 1)

Rule.jpg

该用户从未签到

5#
发表于 2019-5-7 09:15 | 只看该作者
这个帖子有讲到哦!请查看链接,AD如何对某个芯片建立规则 https://www.eda365.com/forum.php? ... &fromuid=332468 (出处: EDA365电子工程师网)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-22 22:56 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表