EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
【菜鸟 FPGA VHDL学习帖】第 11帖 数码管基础 一．我们来了解下数码管 本开发板是用的共阴极数码管。
- L4 z- Z- X; j, X8 j
' E3 N( a: ~9 S2 p8 c4 ~# h/ q* u 这个是单个数码管的示意图，而开发板用的是四位数码管，看图
, R( g+ [0 ^; d) l
' s/ i% U7 X4 l5 T% w/ }: g9 Z
EN为低电平有效，而ABCDEFGDP为高电平有效 我们这一节主要是让一位显示0， DP G F E D C B A 0 0 1 1 1 1 1 1 二：讲解 程式这里就不做介绍了，只是简单的显示，其他都不涉及。 看看这里的管脚分配
8 M; U p2 F0 |/ g# W8 o! y
8 O- }) P, ^" }6 N" F
ARCHITECTURE arch OF buzzer IS begin EN <= '0'; Display <= "11111100"; END arch; 看看显示结果：. A1 w: Z& l' q, t/ _+ J
![]()
2 Y! d; s7 C+ {# f | 
/1 
发表于 2019-5-7 07:00
收藏
淘帖
支持！
反对！