EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
【菜鸟 FPGA VHDL学习帖】第 11帖 数码管基础 一．我们来了解下数码管 本开发板是用的共阴极数码管。6 `5 m# ]4 r% g1 t! \6 k% ^ {* j( c
9 P- e5 b# |! f; q6 j
这个是单个数码管的示意图，而开发板用的是四位数码管，看图! N# K* y: H4 {" ^$ { h! p3 g
) V5 G2 J: o5 k" h3 \( `
EN为低电平有效，而ABCDEFGDP为高电平有效 我们这一节主要是让一位显示0， DP G F E D C B A 0 0 1 1 1 1 1 1 二：讲解 程式这里就不做介绍了，只是简单的显示，其他都不涉及。 看看这里的管脚分配
$ V7 A: e7 N' \4 {3 W3 G
" w, P9 C! f( p" a/ W0 f$ w& { ARCHITECTURE arch OF buzzer IS begin EN <= '0'; Display <= "11111100"; END arch; 看看显示结果：; k3 v- m4 q) T9 p/ b
![]()
6 n, I. Q$ A9 a8 c( U | 
/1 
发表于 2019-5-7 07:00
收藏
淘帖
支持！
反对！