找回密码
 注册
关于网站域名变更的通知
查看: 274|回复: 1
打印 上一主题 下一主题

学习FPGA有必要写SDRAM控制器吗?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-6 10:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在学习FPGA的过程中,注意是在学习过程中,联系FPGA的使用技巧,强烈建议尝试设计一个SDRAM控制器,不要使用IP核。
. p3 X& l& h" C; \. A+ u! s! p( w# n& x, P! j
学习SDRAM控制器设计,能让你掌握很多知识。
: T0 O6 g( |0 e$ W$ h& n
. s$ c1 i, B- E( U0 R: R: g- z$ y+ A0 C" N, s
更好的使用状态机去精准控制时序。7 S! w; S" X* M* X9 f1 n+ [

" Y# R: T' G( Q; X3 }/ I0 s0 x学会高速设计中必要的技能,也就是时序约束方法,timing report的阅读方法,查找时序问题的基本技巧,复位方案和时钟方案的合理设计,如何优化代码提升系统最高工作时钟,以及testbench的写法。( N4 ?! c" W; I  |1 N5 F5 l% U( a
- L7 Y: N1 ~. t( H& L
, m& x3 a6 J$ U& z' E
写sdram控制器还是能锻炼不少典型技能的,值得去花时间思考尝试,性价比是可取的。4 h4 W* ]& J9 c( ^% l
& s% |( r, s& A& E- U
设计流程:
9 j3 ~; }8 Q5 s6 n; l9 Z. ]9 O/ C, p  D3 O6 w; W
看文档。
) a! @: k: T( d8 a9 w- I. Q3 G( |- F, ?" H6 w% u, C
实现sdram控制器的逻辑。很多公开的教程都有指导怎样实现基本功能的,方式不一,可以参考;之后再自行思考如何改进性能。# l" O& w8 n9 u( \

, c1 e. y% _# |7 q写测试模块,配合仿真模型,验证所写逻辑是否正确,写进去能读出如预期,此阶段不追求速度。
7 `! `2 ?( Y/ |8 d5 b% o* B2 y/ @! \& j1 h5 ~
频率觉得不够,加流水,切组合链,并行化等等,改进逻辑提高速度。
* C6 Q7 [2 [5 j3 ]- `0 ~
, m7 r) X$ x- \6 ~, S1 U1 \研究时序约束,并做进一步优化,让它能在板子上跑起来。* s3 h, g7 ^& D& Y# R5 E6 o
7 F' Z$ E# b/ X
sdram控制器这时应该能用了。
* n1 c) ]" ]' y0 i& p  J% {1 `
% H) H# y) E3 G' f6 Q5 \; ]0 `& }6 g$ c& A1 K( G- s6 Q1 H
版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处) Y  ^% ~5 V  a: W  |% {
, D6 K4 q5 \7 p6 X) e
作者:杭州卿萃科技ALIFPGA4 j% V' Y+ G& ^) K
$ D# k! J+ i) f
原文地址:杭州卿萃科技FPGA极客空间
. [8 u5 [- R1 t# N6 k% s* k$ m4 I; p5 c8 F2 u8 s1 G

& N% K* `: Q0 v, X% e& [+ d
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-2 20:17 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表