|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
高速数字电路设计——串扰
' p* l% p" P3 Q5 j- z& B! r! _% x, l4 F `% I
目录
: S* u9 d, C# [4 c1、串扰问题产生的机理 ) Y7 ^2 U- a; ^" g# c3 Q
1.1、容性耦合机制 . [9 c. |, X- ~, `
1.2、感性耦合机制
. x) M, y) q: _1.3、互感和互容的混合效应 / w8 ~/ a* k" U W+ C2 q/ z
2、串扰导致的几种影响
6 ~; T- U- \& E" Q9 y* C' i2.1、串扰引起的误触发 ) s1 V4 U! _" X5 h
2.2、串扰引起的时序延时
f& q6 F5 d( `: |, j5 D3．各个参数对串扰的影响
7 V% J6 D& @7 z$ J, A3.1、耦合长度对串扰的影响 # T$ b0 q8 T) S2 \% g: k& B8 j
3.2、线间距对串扰的影响 # f7 a/ H+ @; e5 H! a ^. Q
3.3、上升时间对串扰的影响 ~4 @" j2 H+ }' X& v* o
3.4、介质层厚度对串扰的影响
- e& e6 |- q! M" p5 D" U* o4 c4、串扰最小化 H3 D3 t8 v( q5 s4 C
7 z/ c) L' h& L: |; k% N; W9 o$ c4 e% X0 a6 N: X
|
|
[复制链接]
/1 
发表于 2019-5-6 09:09
收藏
淘帖
支持！
反对！
发表于 2022-9-30 14:46
