高速数字电路设计——串扰

jacky401 · 发表于 2019-5-6 09:09

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

高速数字电路设计——串扰

目录
1、串扰问题产生的机理
1.1、容性耦合机制
1.2、感性耦合机制
1.3、互感和互容的混合效应
2、串扰导致的几种影响
2.1、串扰引起的误触发
2.2、串扰引起的时序延时
3．各个参数对串扰的影响
3.1、耦合长度对串扰的影响
3.2、线间距对串扰的影响
3.3、上升时间对串扰的影响
3.4、介质层厚度对串扰的影响
4、串扰最小化

游客，如果您要查看本帖隐藏内容请回复

baron237 · 发表于 2022-9-30 14:46

学习学习

gs850997871 · 发表于 2019-5-6 10:56

学习一下

bingshuihuo · 发表于 2021-3-22 11:15

从群里看到的，虽然目前不涉及，还是要收藏啊"

dqwuf2008 · 发表于 2019-5-6 09:10

学习一下

jax3344 · 发表于 2019-5-6 09:14

收藏学习

过客而已 · 发表于 2019-5-6 09:15

从群里看到的，虽然目前不涉及，还是要收藏啊

zhaohaifeng · 发表于 2019-5-6 09:23

正在学习，参考一下

bingshuihuo · 发表于 2019-5-6 09:26

正在学习，参考一下

jackli198323 · 发表于 2019-5-6 09:32

学习学习

lizhengjun017 · 发表于 2019-5-6 09:46

学习学习

NorthTiger · 发表于 2019-5-6 09:55

感谢分享

我能行 · 发表于 2019-5-6 09:57

谢谢分享

clp783 · 发表于 2019-5-6 10:05

学习下。

HughN · 发表于 2019-5-6 10:08

学习一下

ruijin002 · 发表于 2019-5-6 11:18

感谢分享

APP_338302 · 发表于 2019-5-6 13:12

专题好

帐号		自动登录	找回密码
密码			注册

高速数字电路设计——串扰

EDA365欢迎您登录！

推荐内容 /1