FPGA常用设计思想与基本模块划分

mytomorrow

常用设计思想与技巧

(1)乒乓操作;

7 h& v8 `. U1 ?; k' o) R  \(2)串并转换;
" `) E3 E/ a+ y, C# W, Q  i
1 Q% ?. d: O, [& u  t(3)流水线操作;
/ ~, c0 U6 D3 j( v' J
6 K# z3 C: |  f(4)异步时钟域数据同步。是指如何在两个时钟不同步的数据域之间可靠地进行数据交换的问题。数据时钟域不同步主要有两种情况：
+ _. s/ m% B9 w- h
①两个域的时钟频率相同，但是相差不固定，或者相差固定但是不可测，简称为同频异相问题。

% g. a, |& f; z5 ^7 z% _9 C②两个时钟频率根本不同，简称异频问题。
, z* @! T* H7 s& m' u
1 P# W  l; Y4 r6 _6 h两种不推荐的异步时钟域操作方法：一种是通过增加Buffer或者其他门延时来调整采样;另一种是盲目使用时钟正负沿调整数据采样。

模块划分基本原则

5 L+ S  K$ L+ y3 C4 n$ C! C(1)对每个同步时序设计的子模块的输出使用寄存器(用寄存器分割同步时序模块原则);
0 ^$ x0 H& L$ D4 _
(2)将相关逻辑和可以复用的逻辑划分在同一模块内(呼应系统原则);
7 Z0 D1 o. N8 O$ H+ d. q; j
(3)将不同优化目标的逻辑分开;
  y& ~" n3 Y& D/ }' v3 x
(4)将送约束的逻辑归到同一模块;

$ z: W1 s$ _: ]7 j! o6 K. T$ g(5)将存储逻辑独立划分成模块;
% b7 n' Z$ Q) c- j9 d
& W6 l* F0 v4 K7 k- R6 n(6)合适的模块规模;
5 I5 j% b# j) G+ P) Y8 Y
(7)顶层模块最好不进行逻辑设计。
* D! L* X" A7 D6 R
# m# s& P5 n! a6 N" n

Demyar

谢谢分享