|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
何为金融:
% n8 a! _) ` B. Y) N4 g3 R3 [" n* S+ y f3 m8 Y9 \
金融指货币的发行、流通和回笼,贷款的发放和收回,存款的存入和提取,汇兑的往来等经济活动。金融(FIN)就是对现有资源进行重新整合之后,实现价值和利润的等效流通。
! {) }) }; n; S$ s# @
. S$ C/ c6 I W) b金融主要包括银行、证券、基金、保险、信托等。金融所涉及的学术领域很广,其中主要包括:会计、财务、投资学、银行学、证券学、保险学、信托学等等。
/ G5 F; v8 Q; |9 Q( e, U) t; x; K/ a: u: U$ \8 d
4 E7 @# h) v7 l7 `
0 K, c2 A' A, J0 X) `; l7 B+ Y9 a, F1 ~, s' q: ^
金融交易系统
/ }3 u& e o, e2 K% H
4 Q+ U3 ]# l, t! ]6 f5 [ 随着互联网的飞速发展,几乎所有的交易都在网上进行。那么对于大规模数据密集型计算来说,要求网络速度越来越快,实时性越来越高。这种要求直接关系到交易系统的服务质量。* i6 S+ g; b1 z; w- e8 r/ j* N
. z. X/ \! `- \# X( D( U& t0 K* W" T, i' S
互联网消费金融平台# ]* U1 Q- Q% o0 ^5 |: Z5 p
+ d1 }2 A3 A' c& \
8 f" }# q# m" }+ W& B+ B过去几十年中,传统软件有了飞速发展,但传统的软件技术或以软件为核心的软硬件加速技术难以满足微秒级实时分析和实时响应的要求。在大数据、云处理背景下,能够找到一种方法对大规模数据密集型计算的并行加速成为提高交易系统服务质量的迫切需求。0 ]2 k& u( i7 s% {$ a/ o A
1 j, ?7 G; N# C% q8 y8 U C0 K8 O: y
如何加速?
2 M' \- N. T4 Q7 h# Q6 _& R% p! o- p
; Q2 @5 D3 |$ k* a+ t' m应用软件加速,金融交易所能够比竞争对手更快更好地完成交易,更少出错,大幅度提高收益,要提升性能首先得提高处理能力,全面提升性能 。根据软硬件的特点,结合当前流行的FPGA高速并行处理芯片,利用FPGA硬件结构特点,针对大规模数据密集型计算进行并行处理加速,将相应速度提升3-4个数量级。
1 v/ Z8 j2 g b
5 s! a2 x/ ?6 v0 m2 Q pFPGA加速:
0 _' p$ { L' e, f) v4 @1 [* u# H$ n( n4 a1 F8 \
利用FPGA的硬件千兆以太网数据获取技术,实现完全硬件的TCP/IP协议栈解析和数据包过滤。
: ^. c0 t2 B1 F% e% }
( N, a4 I- [, ?5 x8 s8 v2 M3 B; [利用FPGA数据处理单元、数据缓存、并行结构、数据流水线操作提高算法速度。
( {9 F9 X1 m$ X2 S6 o) D, w
6 Z. L5 X b- v0 K3 f7 }8 M/ z关于TCP/IP协议栈请参阅极客空间相关文章:
- q' ^+ q# l) M: ?4 _- C
5 u9 E5 b! m, V G+ B/ W) U常见以太网帧结构6 E- E: i) \0 E+ _0 j% r
经典协议讲解,一定要看(APR)
* K7 t: a$ c& @3 ]" V3 Y你知道这个接口吗(MII)?
! S# S$ Z6 k" ]' f% M: J+ {- P7 P+ U5 r
你知道PING功能是怎么实现的吗
* k+ E( S. p6 S: I7 {你知道SOCKET吗/ Z3 d% j4 ?% w' R r, F
你知道PORT吗/ U$ y# _( L3 x/ ]
还是TCP,该懂的应该懂了
0 d# O6 @, F0 n# _4 Y6 o! Z! LUDP协议相关解释% h+ M( G, O0 q% L4 r
DHCP
& X( u/ k# g( k: k等相关文章。
8 E( [9 w" R9 z% r( p. D, O
/ S t; h3 O6 ]+ j& q U6 |& d3 ?; k* HFPGA板级输出数据通过PCI-E总线与PC机连接。- G1 ]0 q+ ^7 T8 g! |
( [5 u: c5 Y4 M2 L& \, I( f
PCI-E总线请参阅:
: b0 z, n N$ g1 J& R" w6 b
; Z- n3 d: d) Y" j) o: ]/ hFPGA与PCI-E
4 C& ^6 o/ p. p% T
. n5 S7 @) a0 @0 M
9 Z; W |1 j) ^# A9 `6 t系统结构
7 z5 | U: o6 f6 W+ `2 c$ `
* H& W4 m) V: a+ r- K6 E具CP/IP协议栈设计,PCI-E设计与配置此处不做详细介绍。, R4 Y5 }/ ~: R0 c- I
) t. j8 g; {5 h8 Y" q |
|