浅谈FPGA有限状态机

uiabluqp

状态机几乎可以实现一切时序电路。
. l1 h" I2 l. g有限状态机（FiniteStateMachine， FSM），根据状态机的输出是否与输入有关，可分为Moore型状态机和Mealy型状态机。Moore型状态机输出仅仅与现态有关和Mealy型状态机不仅与现态有关，也与输入有关，所以会受到输入的干扰，可能会产生毛刺（Glith）的现象，所以我们通常使用的是Moore型状态机。
; D* ^5 ]1 n7 _! j& `状态机的编码，二进制编码（Binary），格雷码编码（Gray-code），独热码（One-hot）。不同的编码方式是防止在状态转移中发生突变，使得状态转移更为稳定，系统更加可靠，但是通常情况下我们直接采用的是二进制进行编码，除非系统对稳定性和状态编码有特殊要求。
2 J- J/ W: o4 z# i2 h状态机的描述，一段式、二段式、三段式。
% B. \& O! x, B& c: d* z一段式状态机，将组合逻辑和时序逻辑混合在一起，这样的写法对于逻辑简单的状态机来说还是可以使用的，但是对于复杂的逻辑就不推荐了，如果状态复杂也会容易出错，而且一个always块中信号太多也不利于维护和修改。
两段式状态机也是一种常用的写法，它把组合逻辑和时序逻辑区分出来，第一段负责状态的转移，第二段是组合逻辑赋值，但是这种写法的缺点是，组合逻辑较容易产生毛刺等常见问题。
$ P4 K# I. n! w# q: ~- X三段式状态机就可以较好的解决一段二段的不足，我也是比较推荐的写法，第一段采用时序逻辑负责状态转移，第二段组合逻辑负责数据赋值，第三段时序逻辑负责输出，代码层次清晰，容易维护，时序逻辑的输出解决了两段式写法中组合逻辑的毛刺问题。但是资源消耗会多一些，此外，三段式从输入到输出会比一段式和二段式延迟一个时钟周期。在书写状态机的时候，一定要事先设计好状态转移图，将所有的状态都考虑到，避免状态进入死循环，或者跳到偏离态。

yxlk

谢谢分享