EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
【Espier FPGA VHDL学习帖】第18帖 类型转换 常见泽
* \5 A9 V( R( L7 T4 p8 }* H一原理图介绍 板子做的不合理的：按键命名。 KEY1——91——S2 KEY3——89——S4
6 e3 t; k% n0 v& e类 型 变 换 函 数& U4 j5 {8 j. k
由STD_LOGIC_VECTOR转换成INTEGER4 N4 y8 p5 C# j2 q/ G) c- K
STD_LOGIC_UNSIGNED包含集CONV_INTEGER(A)
* Y' e# @9 u: L5 n3 e由INTEGER,UNSDGNED,SIGNED转换成STD_LOGIC_VECTOR7 s% f+ y4 L; `) Y
由UNSIGNED,SIGNED转换成INTEGER/ B( Z4 o( R: |- Z- E
STD_LOGIC_ARITH包集合CONV_STD_LOGIC_VECTOR(A,位长)
CONV_INTEGER(A)3 [' F, w- R$ A" f* O+ F9 }% N
* d; Z. }- X( a) T$ G# L& V9 O. B
由BIT_VECTOR转换为STD_LOGIC_VECTOR TO_STDLOGICVECTOR(A) 6 J" T! m/ F$ S) | s7 O. W# V5 l
由STD_LOGIC_VECTO转换为BIT_VECTOR TO_BITVECTOR(A) : p& {6 \, U; c {' G& X$ _; E; @9 r* S
由BIT转换成STD_LOGIC TO_STDLOGIC(A)
8 ^) N" a- W9 L# o! F+ R由STD_LOGIC转换成BIT
TO_BIT(A) ' `5 e0 I5 h8 l ?4 L! e1 C# c
函 数 名 功 能 STD_LOGIC_1164包集合 TO_STDLOGICVECTOR(A) TO_BITVECTOR(A) TO_STDLOGIC(A) TO_BIT(A) / s# O: X2 S" Y+ f
. r: ?- z" D: S4 t( T
STD_LOGIC_ARITH包集合 CONV_STD_LOGIC_VECTOR CONV_INTEGER(A)
0 i2 `+ ~; a- G. n7 s$ z' E0 g5 w+ D5 E0 y0 m
STD_LOGIC_UNSIGNED包含集 CONV_INTEGER(A) j8 K( ^+ Y2 I/ `
! T) y) X2 ^+ O! q8 u' r& w三实例操作 引脚例化： In1 和in2分别对应S2 S3，pout映射到D3 同时按下，D3亮 BEGIN pout<= in2 when conv_integer(in1)=0 else'1'; 如果不用类型转换，pout<= in2when in1 <= '0' RTL视图： ( e/ k0 w% j# r. e) z0 u% l
| 
/1 
发表于 2019-4-30 09:47
收藏
淘帖
支持！
反对！