转——【Espier FPGA VHDL学习帖】第18帖 类型转换

House

【Espier FPGA VHDL学习帖】第18帖 类型转换

                                                   常见泽

一原理图介绍

板子做的不合理的：按键命名。

KEY1——91——S2

KEY3——89——S4

, o6 |1 [- P( g3 L% W类 型 变 换 函 数
由STD_LOGIC_VECTOR转换成INTEGER
) ?& v2 S% H# j4 v      STD_LOGIC_UNSIGNED包含集CONV_INTEGER(A)

; G( g0 Q& H; E% w" P% \+ Q: N由INTEGER,UNSDGNED,SIGNED转换成STD_LOGIC_VECTOR
, x1 J1 L: S# n* Q9 {由UNSIGNED,SIGNED转换成INTEGER
        STD_LOGIC_ARITH包集合CONV_STD_LOGIC_VECTOR(A,位长)            

CONV_INTEGER(A)

由BIT_VECTOR转换为STD_LOGIC_VECTOR

TO_STDLOGICVECTOR(A)

由STD_LOGIC_VECTO转换为BIT_VECTOR           

                                  TO_BITVECTOR(A)

8 x" G7 O- u* X+ j& H' u- V8 K" z/ @2 {由BIT转换成STD_LOGIC                           

                                 TO_STDLOGIC(A)

) ^3 u8 T  h+ Q8 U9 D( K; \由STD_LOGIC转换成BIT                             

                            TO_BIT(A)

' L! ~3 L2 P# G! r( h

函 数 名 功 能

STD_LOGIC_1164包集合

TO_STDLOGICVECTOR(A)

TO_BITVECTOR(A)

TO_STDLOGIC(A)

TO_BIT(A)

$ L4 i6 k, ]+ ~; x2 N3 l

STD_LOGIC_ARITH包集合

CONV_STD_LOGIC_VECTOR

CONV_INTEGER(A)

STD_LOGIC_UNSIGNED包含集

CONV_INTEGER(A)

: p& ~; t8 C& o9 h
7 }5 W- ^5 W% v7 Z- r8 x

三实例操作

引脚例化：

In1 和in2分别对应S2 S3，pout映射到D3

同时按下，D3亮

BEGIN

                     pout<= in2 when conv_integer(in1)=0

                                                 else'1';

如果不用类型转换，pout<= in2when in1 <= '0'

RTL视图：

游客，如果您要查看本帖隐藏内容请回复

Ailacee

看看，学习一下