TA的每日心情 | 开心
2019-11-20 15:00 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
转——基于 FPGA串行乘法器的设计 4 E. x$ l0 g+ H$ a
& m$ ?8 {* _! [& w这次给大家分享两代的串行乘法器，在一些实时性要求不高的地方还是得用串行乘法器，比如DDS、频率计、相位测量仪的计算（频率或相位值）。第一代的乘法器的部分积是通过左移相加得到的，而第二代的部分积则是通过右移相加得到的。
% X2 x4 |' T9 t, Z通过对比，第二代更节省资源。
- w1 V1 m6 ]2 U4 \: J: Q4 G0 T1 S! @( H7 q2 x, T- n* A( C! m+ }
在32位乘32位的情况下，第一代乘法器需要消耗243个LEs，第二代乘法器则需要消耗226个LEs，而并行乘法器（LPM）要消耗1200个LEs。
* q8 e, E, p$ j运算耗时不变，执行一次乘法需要N+4个时钟，N是乘数B的位宽。
8 g. t5 G" J" E/ y. H4 s! Z" w! r1 |1 Q- @
/ q4 |( g8 {/ ^% B$ m0 ]
1 J/ c7 O( y; `9 V# ?" TPS：调用quartus的乘法器LPM默认使用嵌入式乘法器（就是ASIC，在FPGA芯片固化了），所以综合出来几乎不消耗资源，
+ p% n2 n: S% \你也可以让它用LE实现乘法器，那是相当消耗资源的，因为是并行乘法器。 _% G5 n+ o1 @2 x/ _& B: t9 {: i
& _! F* A3 |. q2 d
|
|
/1 
发表于 2019-4-30 09:00
收藏
淘帖
支持！
反对！