TA的每日心情 | 奋斗
2019-11-20 15:07 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要
' V. M* [1 C- }/ U相比以前的 DDR 技术，新的 DDR4 标准除了数据速率更快以外，还包含其他变化，
" d. |. e) _4 [$ `而这些变化将会对电路板设计工程师产生影响。DDR4 中的新因素，例如不对称端接
3 G8 O9 ]( L5 a+ c* E方案、数据总线反转和利用眼图模板验证信号等，都需要通过仿真验证设计的新
; C0 _& [ E6 Y; z6 Y方法。本文研究了 DDR4 伪漏极开路 (POD) 驱动器对数据总线信号传输的影响，并
# l2 ~! \" H7 `! q: p介绍了动态计算 DRAM 内部 VrefDQ 电平以进行数据眼图分析的方法论，生成和验9 G* R) ?6 F/ l9 L: v
证数据眼图的方法论，以及将写入均衡和校准整合到仿真中的方法。此外，通过8 q" g- `- T) n% M
将电源完整性效应纳入信号完整性分析来评估同步开关噪声 (SSN)，对于电路板设# O# D6 A, {1 s* w# p/ o- e
计和时序收敛也很重要，本文将借助示例加以阐述。本文还将描述一个采用 IBIS 5.0 * a* q: `9 Z8 v/ ~& ?9 i3 [
功耗分析模型的系统设计示例，其中包括比较了 IBIS 结果与晶体管级模型以研究仿# O+ ]7 |( ^ ^# x0 J9 }, m3 T
真精度。
! F C, d. M" Z- K$ j9 k
7 j' S7 L! y3 u" `# ~6 v! B
. Z+ `, o9 \# @* S% x6 z# K8 X5 C$ u( c" G7 a
|
|
[复制链接]
/1 
发表于 2019-4-29 11:26
收藏
淘帖
支持！
反对！
4 x h1 v) T9 ]4 v0 f! D& `