TA的每日心情 | 奋斗
2019-11-20 15:07 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要) g# x- f2 I, T7 I |
相比以前的 DDR 技术，新的 DDR4 标准除了数据速率更快以外，还包含其他变化，. L1 D E# m" x9 D3 p
而这些变化将会对电路板设计工程师产生影响。DDR4 中的新因素，例如不对称端接8 v" T7 y3 N: U, }
方案、数据总线反转和利用眼图模板验证信号等，都需要通过仿真验证设计的新
8 l/ S% Z T9 l5 |( x( ~' K: h方法。本文研究了 DDR4 伪漏极开路 (POD) 驱动器对数据总线信号传输的影响，并
& R7 y1 z: u0 @1 Y7 r+ p介绍了动态计算 DRAM 内部 VrefDQ 电平以进行数据眼图分析的方法论，生成和验
) ^: Z3 w& f% A, X/ c/ {证数据眼图的方法论，以及将写入均衡和校准整合到仿真中的方法。此外，通过
8 T$ Y" r9 c, g& k- w0 F h+ y3 J4 l将电源完整性效应纳入信号完整性分析来评估同步开关噪声 (SSN)，对于电路板设5 Q# u3 c* I0 o' S+ t5 b
计和时序收敛也很重要，本文将借助示例加以阐述。本文还将描述一个采用 IBIS 5.0 2 e5 F8 ^. |3 j1 y* I
功耗分析模型的系统设计示例，其中包括比较了 IBIS 结果与晶体管级模型以研究仿0 `# B9 V) B' l3 R: n6 n! q+ J0 M) X1 V
真精度。2 \9 v7 t+ A, _8 @ ^2 B' D
! p1 e9 f$ U" y7 }6 S9 W
/ d7 k8 Y- U) {1 N, g* K2 a" a% I
! `6 o; m/ ^6 r" J' z |
|
[复制链接]
/1 
发表于 2019-4-29 11:26
收藏
淘帖
支持！
反对！
# ]9 t9 d n& f9 T7 z! o