Mentor EE软件SIP封装设计求助

365长青

【求助】最近正在应用mentor EE  VX1.2软件进行SIP封装设计，作为小白，诚心向各位大神请教下列问题：
" M* z6 K. c, f8 o6 t' D. |( I1.pin-die数目与芯片 引脚数目不一致时，怎样进行cell封装设计？
2.在设计完成芯片封装后，怎样将wire与bondpad进行连接？
大神们能 以实例进行深入详细的讲解就更好了， 衷心感谢各位大神的帮助！！！
, y/ \, y8 u( L- A1 O$ y

gochip

3 R6 V* ]8 u" x  L7 G2 Q6 N3 _
5 O7 [$ n. |: Z6 n/ Rbu会用，用cadence多好

365长青

gochip 发表于 2019-4-29 11:48
bu会用，用cadence多好

cedence怎么用啊?大神

bd-fc

没看懂问题，最好有图示意一下

365长青

bd-fc 发表于 2019-4-29 15:09
: W+ v0 v7 c; V& d$ N: Y/ K6 n没看懂问题，最好有图示意一下

" G! Y. [/ S! y2 T1 E$ B比如说一个芯片有8个引脚，但是pin-die数目却不是8，那么我怎么建立它的封装呢？

365长青

365长青 发表于 2019-4-29 15:41
/ L6 y4 H/ i  b7 @2 L2 k+ a比如说一个芯片有8个引脚，但是pin-die数目却不是8，那么我怎么建立它的封装呢？

如果您进行过键合线设计，应该能明白我的问题

hwh

bu会用，用cadence多好

365长青

hwh 发表于 2019-4-29 17:40
9 w6 Z$ m& b0 H# B2 [. @9 a# ?# Dbu会用，用cadence多好

cadence咋用的？能给说说嘛！！谢谢了！！
  ^: t, P7 L: Z4 U+ @& c

bd-fc

bd-fc 发表于 2019-4-29 15:09
没看懂问题，最好有图示意一下

是指BGA的封装？QFN的封装？

ytmgadw

你微信多少，加你进ＭＥＴＮＯＲ　ＳＩＰ微信群

ytmgadw

ＭＥＮＴＯＲ　ＳＩＰ设计方面比ＣＡＤＥＮＣＥ做的好

TaoTao00

ytmgadw 发表于 2019-07-18 22:04:02
( [( P/ ]: N8 ]4 bＭＥＮＴＯＲ　ＳＩＰ设计方面比ＣＡＤＥＮＣＥ做的好

) D8 M1 W7 h$ Z6 L$ X: n
! o  d' [) c7 }0 Y$ v/ `可以加微信一起讨论吗18502563251
" u3 j$ P1 C3 r- q