找回密码
 注册
关于网站域名变更的通知
查看: 827|回复: 2
打印 上一主题 下一主题

看原理图,学FPGA配置及IO引脚特殊功能 

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-26 11:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
看原理图,学FPGA配置及IO引脚特殊功能
& U2 V' |/ H3 L
( x1 h/ p9 l7 L
先了解FPGA配置。可以观看视频资料链接: http://pan.baidu.com/s/1eQcOBxo 密码: jz2y
6 Z( A' `$ }3 \2 s/ D
配置(configuration)是对FPGA的内容进行编程的过程。每次上电后都需要进行配置是基于SRAM工艺FPGA的一个特点,也可以说是一个缺点。
FPGA配置过程如下:
( H& q) q- y$ ]' ^9 q8 {

1 d1 g' k$ F. \7 G0 l8 ]
1 T6 x: f( _! B' c# g
1.1FPGA配置方式

3 Y9 t" ?7 y, P* T+ V, l
根据FPGA在配置电路中的角色,可以将配置方式分为三类:
, d; C$ g- A- `! g
1.FPGA主动串行(AS----Active Serial)方式

3 `& b" ^( v0 C3 d
2. JTAG方式
       3.FPGA被动(Passive)方式
. h) Y2 [5 v  t, O
# v. m! R: U  l$ g1 y$ G4 }. @+ k
2 o" L5 G- j& q" B$ c& ]9 \. p6 J9 J0 r6 F4 _. V( W; R+ a# C

$ ?& x* w) N/ @& y2 X' {7 H7 D8 h2 z0 F  V$ k( [* `- Z

! w5 Y) J# M; }3 D) K5 u. e. [/ b4 I; K

  r1 S; \( D3 [) [" O) u: d- B! I) l# V& O  T" n
FPGA使用SRAM单元来存储配置数据。FPGA中的SRAM是易失性的,每次上电之前,配置数据(或压缩的配置数据)必须重新下载到FPGA中。下面的2个条件均可使FPGA产生一次配置请求:

0 s( S1 \3 H8 w+ A8 r¨给FPGA重新上电;
$ v) b& Q2 v7 A, t% E+ k0 F( _3 l$ L0 c" J( Z2 G0 ~
¨FPGA的nConfig引脚上产生一个低电平到高电平的上升沿。
0 w" H7 ]  _* @: q/ t
3 Z! w8 M$ A" \% @$ {+ `- N0 n5 o  W0 k* e
用户可以通过设置FPGA上的MSEL0、MESL1两个引脚的状态来选择配置方式。各种方式的MSEL0、MESL1设置如下表所列:
9 ~, |8 p; V$ z7 a

6 c+ F0 }8 c9 X1 T' s
; x! F4 ^, y. C1 T2 r9 v$ Z! r* i4 J$ t7 E" J6 t$ O
2.1 主动串行配置
主动串行配置方式(AS)是将配置数据事先存储在串行配置器件EPCS中,然后在系统上电时FPGA通过串行接口读取配置数据(如果是压缩数据,还会进行解压缩处理)对内部的SRAM单元进行配置。因为上述配置过程中FPGA控制配置接口,因此通常称为主动配置方式
  F3 V. S3 v. \) o/ s9 y1 u' ^3 c! h
6 r& O+ y  w1 T$ d
通过上面介绍,基本了解了配置过种,现在看看开发板是哪种配置。) O( g& m# ^' U/ E
4 M+ P2 x8 K2 h' `
  10针插头,连接USB-BLASTER. w6 d% n( d) n. g1 q. z6 g
$ F1 y' r% Y$ I; z! q4 g5 |" m
这里要记住MSEL2.MSEL1,MSEL0引脚。是0 1 0
, ?! V" V7 X/ P* [: G2 n; H2 ?, M; M+ H7 j
配置器件是EPCS4. O" Y) y  X) G( R. X0 b8 E
* ?/ ?4 {; i' n* {
原理图看完,看看技术手册
3 w" P* C0 S+ `' ]" q5 T4 D
1 ?; ]& _2 @4 n1 f' p% A. Z9 u从表中可以看出是主动串行标准配置。
4 f4 R0 w5 Z# R( d, n' v$ h, x同时配置了JTAG接口。(具有最高优先级)/ ]8 D. _# R: a% a8 u9 m9 j
这块开发板特色之处就是只用一个JTAG接口进行烧写程序,同时可调试。减少了一个AS接口。以后用到产品开发中可以使用这种方法,减少空间。# O8 h! w$ S% n" e1 d' ]( Q" L
' G4 G/ s3 d& z6 E  d

该用户从未签到

2#
发表于 2019-4-26 18:18 | 只看该作者
最近正在找这方面的资料 谢谢楼主分享

该用户从未签到

3#
发表于 2019-4-27 15:33 | 只看该作者
楼主辛苦了,想要从事FPGA方面的工作,过来学习。谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-2 19:29 , Processed in 0.468750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表