找回密码
 注册
关于网站域名变更的通知
查看: 299|回复: 1
打印 上一主题 下一主题

Altera SoC:体系结构的重要性

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:00
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2019-4-25 10:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    Altera SoC:体系结构的重要性

    ( F, I3 C' I$ K4 U0 y* w$ x% w! c- r  ^5 y5 H( c( q  Y9 D
    下一代设计适合采用SoC FPGA 吗?以下三个问题会有助于系统设计人员、规划人员以及
    / h8 K4 f2 `3 p* x0 R* o硬件管理人员做出决定:0 G: y+ X, K% s+ x( v
    ■  现有设计使用了FPGA 和独立的微处理器吗? 2 j- }1 u9 y. j  S% X) s' i8 }6 I
    ■  目前产品是自己研发的含有微处理器的专用ASIC 吗?
    ' U' d) Y9 O) P- y. i# O8 v■  目前使用了微处理器,如果能够针对应用来更好的定制外设,这能带来更大的优势吗?7 t/ Z( V3 o0 t
    0 x( j' G% S( v3 F, Q) u
    优势:相对于处理器和FPGA的分立设计0 r0 R3 O- V7 o+ A6 ?! T7 ?
    对于已经使用了FPGA 和分立微处理器的设计,完全应该考虑这些器件。9 z1 f( D" ^/ X3 v
    6 ~& b1 `8 F1 C( m: [. i* b
    SoC FPGA 的功能和性能与这些分立器件相当甚至是更好,但是减小了电路板面积,降低
    $ V, _# R9 y5 m( |/ \( X了功耗和系统成本—— 有时甚至高达50% 以上。通过把这些技术集成到同一个硅片中,避
    0 V$ `, `& e+ E免了塑料封装的成本问题,与两个器件相比,一个器件节省了很多电路板面积。如果设计9 B5 W! ]! t5 W
    中的CPU 和FPGA 使用分立的外部存储器,那么,应该将这些合并到一个存储器件中,- u5 }, h8 `7 E- A; D& a9 R- v& O
    进一步降低系统成本和功耗,减小电路板面积。处理器和FPGA 之间的信号现在是在同
    ; t& s/ `0 l" @. B& ]一个硅片中,它们之间通信消耗的能耗要比使用分立芯片低很多。而且,处理器和FPGA
    4 d! ?1 ~3 @' X0 n8 D  w. ], V之间有数千路内部连接,与双芯片解决方案相比,这种单芯片解决方案能够有效的提高带6 {! P) s4 c; H  E, N* A
    宽,降低延时。- F/ n( ~* \, p3 s; n# |2 h, n! u

    + C6 r% V8 f' X优势:相对于基于处理器的ASIC  Y$ y( p# A  I& }% i5 d5 n
    如果您目前的设计使用自己研发的含有微处理器的专用ASIC 会怎样?  目前使用ASIC 技; K9 o; b1 \+ X% E! |
    术的大部分设计团队可能都研究过FPGA,在原型开发或者仿真阶段使用过FPGA。对于: q" |$ n; {. n6 X$ {2 |
    很多ASIC 设计人员而言,以前由于缺少高性能ARM 处理器导致无法使用FPGA 技术来
    " R* {* H' S8 o3 s全面投产。采用目前的28 nm 工艺技术,新一类SoC FPGA 具有全功能、全兼容、高性能
    # H& @0 N. [/ A双核ARM Cortex-A9 处理器,运行速度高达1 GHz,从而解决了这一问题。
    ) z2 s% X. ~6 m5 ^# a5 k由于SoC FPGA 集成了可编程逻辑技术,它具有传统FPGA 相对于ASIC 的所有优势,例* t  @# i/ I; |+ S1 [$ I
    如:2 g% U3 [" V* A# }
    ■  没有昂贵的掩膜费用或者最小购买量要求 —— 您开发并销售一个高性价比SoC FPGA
    1 @% u7 y4 u2 y; P- e% {( Z" o1 {解决方案,也可以将其复制成数百万个这样的方案。
    # W1 B- o& K+ s( n# |* r■  产品更迅速面市 —— 没有制造交付时间,主要电子代理商都可以提供货架器件。
    6 q: e% d6 B( ]■  风险更低—— 随时对SoC FPGA 重新编程,甚至是产品发售之后。支持在现场更新。
    ( Y5 D% s0 U4 w- ~& E# H7 e$ O4 ]■  能够适应市场需求的变化以及新出现的标准。& T# f  H7 z+ T. ~! X6 D9 o. I) q
    ■  不需要对嵌入式处理器、高速收发器或者其他高级系统技术支付额外的许可或者版税。9 @, ~0 W  h7 ~& C6 A' e
    ) p6 |0 w9 E: f) l- k/ e. j

    % v) ?6 ]( m- Q  I2 E优势:相对于其他处理器或者微控制器3 `* Z# X  t1 S# H. B6 \) z7 L
    最后一个场景是,如果系统通常使用分立的微处理器或者高端微控制器,但是没有
    , i4 H) e4 s) S: tFPGA,仍然能够受益于这些新的SoC FPGA。为什么?  很多设计人员研究了现有的处
    ) D1 [6 F  S! c+ P% [) z$ Y$ d理器,通常会选择一款比较接近自己应用的器件  ——  所选择的处理器可能缺少以太网端
    : z! `' M  \- F+ ]7 _口、USB 通道、中断线路,等等。这些SoC FPGA 功能强大之处在于 —— 就在自己的桌1 i% Z$ d" Y2 @
    面上您可以立即开发最适合自己应用的ARM 微处理器产品。由于缺少现有处理器产品而% r8 j0 y! j/ T+ C3 b8 Y
    不得不做出牺牲的系统设计现在可以用定制的产品来满足应用的需求。这样,设计在硬件
    / c/ L' I+ ?0 u0 E+ {. F和软件上都能够突出优势,竞争对手很难复制或者仿造。4 R' E$ ^2 a/ W' i. @4 I2 `

    . c: C  M% t& K& G* O  h
    游客,如果您要查看本帖隐藏内容请回复
    8 @3 h; |" k7 Q* [9 O4 `

    该用户从未签到

    2#
    发表于 2019-4-25 18:23 | 只看该作者
    回复看看隐藏内容
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-9 09:24 , Processed in 0.140625 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表