本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 ›  dct的Verilog实现（二） 
返回列表 发新帖
查看: 357|回复: 1
打印 上一主题 下一主题

 dct的Verilog实现（二） 

[复制链接]
Zedd

该用户从未签到
跳转到指定楼层
1#
发表于 2019-4-23 13:42 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
dct的Verilog实现（二） 6 p5 Y& W& i. X5 c2 z

4 O& k" W) n& O* n; Z7 w
8 K. T' e5 c, g6 P4 w
2 Y* v) c3 v( H
* [7 N- _3 }, x5 W: J0 H7 S4 _! H' @ # F0 ?# S6 l5 Y8 O0 Z

$ v) C, E4 O" H" b

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
gaoxings

该用户从未签到
2#
发表于 2019-4-23 17:13 | 只看该作者
都输图片啊

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-10 05:35 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表