找回密码
 注册
关于网站域名变更的通知
查看: 446|回复: 1
打印 上一主题 下一主题

HPS是什么?包括哪些内容?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-22 10:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
HPS是什么?包括哪些内容?

) z2 [' q0 J2 b) |0 x* a3 L" c, r$ F; |$ @$ |
最近在考虑这样的一个问题,HPS到底是什么东西,它包含哪些内容
8 P( O! }7 ]" l通过查阅资料《Cyclone V Device Overview 》,有以下理解:! v* g. b9 ]; _. g7 G( Q7 u/ V

. V2 L  T* ]  _# l1 \9 T2 F
9 Q- R5 D! ~+ r0 n4 f- p1、HPS:Hard processor system 字面意思就是硬件处理器系统,应该指的是和ARM核相连的硬件接口。
' M8 ~) `2 q; ]
( x/ U( T0 u4 |7 ]9 K6 o2、包括以下内容:# u6 F  o3 v) h/ x2 `! k
1)Single or dual-core ARM Cortex-A9 MPCore processor-up to 800 MHz maximum frequency with support for symmetric and asymmetric multiprocessing8 k9 R6 Y' h$ f  T
支持一个或2个ARM Cortex-A9,频率最大能达到800MHz,两个处理器还可以设置成不同的处理速率,这点不知道有什么好处。
; p1 G6 G) ?* g$ U2 R3 u- v6 M( F! D& j1 ^# D
2)InteRFace peripherals —10/100/1000 Ethernet media access control (EMAC), USB 2.0: R) I$ w2 D5 }- h+ V
On-The-GO (OTG) controller, quad serial peripheral interface (QSPI) flash controller,
+ H$ ]. p' r& i/ u/ _NAND flash controller, Secure Digital/MultiMediaCard (SD/MMC) controller, UART,' \% K3 I, X1 M# m6 B
controller area network (CAN), serial peripheral interface (SPI), I2C interface, and/ s. Z" z% H) H7 @2 b
up to 85 HPS GPIO interfaces
+ e( ?+ @0 D) l5 {( u0 t7 F接口外设,这个比较好理解,都是常见的arm接口,网口、USB,SPI等等. l7 g' `  j' F$ C7 L( m6 [

) R- t+ ~3 t: o) @3)System peripherals —general-purpose timers, watchdog timers, direct memory access7 c$ o6 U# y" t) C# _8 ~( P
(DMA) controller, FPGA configuration manager, and clock and reset managers" w8 {9 Y# D4 B% f/ t/ }/ ^
系统外设,这个也比较好理解,就是系统能不运行,而不和外界打交道的,比如定时器,看门狗,DMA控制器等7 J$ w! Z: j6 _
6 u% M- Y* ]0 }
4) On-chip RAM and boot ROM$ O2 @: S- i7 ?* P
片上的RAM和POM,这个还不知道是什么玩意. X! m% G  C8 Y7 Y! K1 S
9 [' X7 E5 v8 B
5)HPS –FPGA bridges —include the FPGA-to-HPS, HPS-to-FPGA, and lightweight
6 k7 [) z: `4 H( }* j) ?* pHPS-to-FPGA bridges that allow the FPGA fabric to issue transactions to slaves in9 x* b9 k+ ?: c0 t' J  C
the HPS, and vice versa
6 q' w. H9 |/ c: s! D9 p5 ]这个是比较关键的地方,HPS-FPGA之间的沟通机制. c: F3 }8 h- [" O. q: T2 z9 f: _

5 u9 a7 W$ m) ?; A+ b5 Y  G6)FPGA-to-HPS SDRAM controller subsystem —provides a configurable interface to, Q4 w& @+ G8 h: e" }; ?
the multiport front end (MPFE) of the HPS SDRAM controller9 \; H, ]4 m" ?" P2 W
接到HPS的SDRAM控制器,应该是和ARM的存储资源有联系
* Z. o. a! M, L# |) m
( p' v6 R5 ^' M$ M' [7)ARM CoreSight™ JTAG debug access port, trace port, and on-chip trace storage
% C' X7 u* c) D8 c  n这应该说的是调试接口和调试机制

该用户从未签到

2#
发表于 2019-4-22 17:21 | 只看该作者
发帖是心得 回帖是美德
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 01:04 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表