转——高速数据采集之ADC（1）

Zedd

转——高速数据采集之ADC（1）

* _# O) }8 c1 r* k/ i5 x4 b

1、  硬件环境

硬件平台：Embest SoC --LarkBoard

软件平台：开发板-linux-3.10.31

                   Quartus 14.0

2、  AD9628简介

       Embest SoC --Lark Board 使用的ADC为ADI出品的AD9628，AD9628是一款单芯片、双通道、12位、125/105 MSPS模数转换器(ADC)，采用1.8V电源供电，内置高性能采样保持电路和片内基准电压源。系统功能框图如下所示：

Lark Board设计的原理图如下所示：

管脚接线的几点说明：

1、SENSE管脚接地：参考电压的模式选择

2、RBIAS引脚经电阻接地,外部参考偏压，目前也就是0V了；

3、clk+，clk-为ADC芯片的差分时钟输入，在Lark Board上这个信号时通过FPGA管脚直接输出给ADC芯片的

4、DCOA,DCOB为ADC输出数据的同步时钟，直接接入FPGA;

5、VCM，VREF悬空未接；

6、OEB需要设置成0

# b+ c. f. I# F& I

3、ADC时序图如下所示：

ADC数据的输出是与DCOA/DCOB相关的

4 \. l3 i3 n3 s3 ]+ Q  Q

4、ADC数据格式如下：

可以根据此计算得到的数据，是否和预期的一致

硬件方面主要也就需要注意东西了，下面来看看软件方面需要注意什么呢？

0 c7 V' b/ M2 W  V% @5 W

ADC的时钟是由FPGA输出的，那么FPGA的输出管脚要设置成LVDS格式；

8 Q6 H1 N& d" [7 b  V

同时需要注意lvds信号的定义，只需定义+信号的那端就行了，quartus会自动分配AE29

& q0 s  U0 I) h: r. C" p  g* o

5、一些个人感悟

1）有坛友说这都是别人设计好的，都没自己的东西，明显偷懒。我依然还在乐此不疲的干这个事情。咋一看确实如此，都是在分析别人的东西是怎么做的，怎么设计的。我想说的是这点很重要，很重要。能够分析一款成功的硬件案例都是一笔不小的财富，这样可以提高自己今后设计的正确性，同时也避免不必要的错误或失误。硬件和软件不同，做错一个连接，或画错一根线，那导致的就是整个板子报废。以上我提到的一些注意事项，都是实践中血淋淋的教训。

2）认真的分析硬件原理图是作为硬件工程师必备的技能之一，模仿，消化，再设计，这也是我们学习过程的一个基本套路，比如上图的ADC吧，如果不仔细的进行分析，你都不知道得到的数据是什么，为什么是这样的格式，得到的数据又是对应的是什么样的模拟量，貌似扯远了，哈哈

3）Altera SoC IO能力还是挺强的居然可以轻松容易的从端口输出105Mhz的信号，不知道它的极限是多少

4）接下来就要写写代码做测试了，哈哈

gaoxings

有相关代码吗