|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
8 o$ Y' y, z Y6 j$ e请教大神，怎样用Tcl添加一个Core Generator生成的IP Core到ISE工程中？
% f$ ~" }. e; H; e) G ~需要哪些文件和命令？, B/ l9 v$ x0 T' `" S
9 ?. n7 b6 ^: y$ P6 I) ]! I. T, Y
我用 xfile add fifo_80b.xco 命令，在Transla的时候报错:
/ C/ Q" t6 ~! s. g) b9 s/ T7 c, Z6 [1 s3 o6 I8 M& s
ERROR:NgdBuild:604 - logical block 'U_ARP_RESP_MSG/U_FIFO' with type 'fifo_80b'
0 I( c; {4 N* D could not be resolved. A pin name misspelling can cause this, a missing edif% r) ~. H) g4 d& F
or ngc file, case mismatch between the block name and the edif or ngc file% @) z, x% H6 ]( ~
name, or the misspelling of a type name. Symbol 'fifo_80b' is not supported
; C) L q- u8 f0 V, G5 H in target 'virtex6'.1 a- X+ \; @! @) _
! e% j- R/ k4 _, @# t
非常感谢！ |
|
/1 
发表于 2019-4-16 11:13
收藏
淘帖
支持！
反对！