|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
最近接触DSP(TI的CC6678)和FPG(赛灵思的K7,V7)。涉及到几种并行serdes,比如PCI-E,SRIO,HyperLink,JESD204B
" C* D% D) p4 c0 a. ^4 D. G9 z c然后,我看到之前他们做的板子,全部都做了RX,TX组内的5-20mil级别等长。! v7 m I$ z+ R7 ]9 p7 N% C
然后我就不太确定了,虽然说做了板内可能没问题,但过背板,鬼知道信号走多元,这绕的线,损耗,串扰太吓人了。
1 m2 t ~' @1 z2 [目前就有一个板子PCI-E3.0数据跑不起来,还有个204B设计12.5G,只能到6G,绕线绕到姥姥家去了都。6 r2 b% J# a3 T& |/ m5 i9 D% R
8 O* U5 u: s% [9 T! @# P. t. U我很早之前用PCI-E查过资料,intel有说这个R,T只需要差分做好就可以, RX,TX的class内无需等长,因为内部有对齐机制。! W7 p1 ?+ T+ Q. j
然后我看了TI的user guide,说让这几种全都要等长....................但是就基于PCI-E的说法差异,我不得不对TI的另外几种等长持怀疑态度。6 g/ [& b2 E* ?, V9 H
但是其他几种,我死活没查到准确的时序方面的说法,到底用不用等长。只是说了,在PCS层,lane都有align功能,但只是提了一下。, j2 E6 t! f6 M
所以请教下,有做过的大神,有没有这方面的资料,明确解释下lane的对齐,到底要不要等长。
$ [" ?) S3 E; i: @我这人有强迫症,我关注的问题点,不找到答案心里很不舒服,哈哈。- {" U* J0 R, P7 J' G* u# g
希望懂得大神不吝赐教,多谢。0 Q) Y' `$ t$ K y: T h
$ E$ u* Y6 d7 K+ ]' H2 c5 E
我搜出来好多资料,还正在查找,但众人拾柴火焰高,大家一起比我一个人效率高。
! q; [# P D0 L: |4 v( S呼叫下搜索达人狗大神,给我点过期狗粮
{8 n) K9 g! U3 d |
|