|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
最近接触DSP(TI的CC6678)和FPG(赛灵思的K7,V7)。涉及到几种并行serdes,比如PCI-E,SRIO,HyperLink,JESD204B* e' ]( A7 p+ t; G4 d( g4 h! `) y4 t/ E
然后,我看到之前他们做的板子,全部都做了RX,TX组内的5-20mil级别等长。
/ t! q3 D9 j; X! K然后我就不太确定了,虽然说做了板内可能没问题,但过背板,鬼知道信号走多元,这绕的线,损耗,串扰太吓人了。! m0 o8 D' E: `6 B4 L U
目前就有一个板子PCI-E3.0数据跑不起来,还有个204B设计12.5G,只能到6G,绕线绕到姥姥家去了都。
) |0 c8 [+ V9 d1 [' H$ K# n* {/ c1 z$ N; T
我很早之前用PCI-E查过资料,intel有说这个R,T只需要差分做好就可以, RX,TX的class内无需等长,因为内部有对齐机制。& K( m# }8 x* a9 ^3 ] V8 Z
然后我看了TI的user guide,说让这几种全都要等长....................但是就基于PCI-E的说法差异,我不得不对TI的另外几种等长持怀疑态度。) J; [1 {1 n2 J% c
但是其他几种,我死活没查到准确的时序方面的说法,到底用不用等长。只是说了,在PCS层,lane都有align功能,但只是提了一下。& h' R4 C, I2 [
所以请教下,有做过的大神,有没有这方面的资料,明确解释下lane的对齐,到底要不要等长。5 `* V+ E0 w# T$ U8 K
我这人有强迫症,我关注的问题点,不找到答案心里很不舒服,哈哈。
- x3 e1 v; E/ s希望懂得大神不吝赐教,多谢。) Z; T6 p( j* T( f9 x" B* H6 K
# q; U* \6 e- \. a6 E: U) X3 a
我搜出来好多资料,还正在查找,但众人拾柴火焰高,大家一起比我一个人效率高。
: [: F; e' C1 E8 v# V呼叫下搜索达人狗大神,给我点过期狗粮 5 B9 F0 g; q& N" g' ~5 ~3 z
|
|