几种并行的Serdes接口求教

kevin890505

最近接触DSP（TI的CC6678）和FPG（赛灵思的K7,V7）。涉及到几种并行serdes，比如PCI-E,SRIO,HyperLink，JESD204B
( g& {2 e) R2 m. f然后，我看到之前他们做的板子，全部都做了RX,TX组内的5-20mil级别等长。
然后我就不太确定了，虽然说做了板内可能没问题，但过背板，鬼知道信号走多元，这绕的线，损耗，串扰太吓人了。
目前就有一个板子PCI-E3.0数据跑不起来，还有个204B设计12.5G，只能到6G，绕线绕到姥姥家去了都。

6 @7 ?/ {* i0 Y2 \- s我很早之前用PCI-E查过资料，intel有说这个R,T只需要差分做好就可以， RX,TX的class内无需等长，因为内部有对齐机制。
然后我看了TI的user guide，说让这几种全都要等长....................但是就基于PCI-E的说法差异，我不得不对TI的另外几种等长持怀疑态度。
但是其他几种，我死活没查到准确的时序方面的说法，到底用不用等长。只是说了，在PCS层，lane都有align功能，但只是提了一下。
7 `, g/ m- u/ j& z) h+ n/ B* h所以请教下，有做过的大神，有没有这方面的资料，明确解释下lane的对齐，到底要不要等长。
/ d1 t: s0 y* Q2 [我这人有强迫症，我关注的问题点，不找到答案心里很不舒服，哈哈。
! q- a2 @; P; [  I9 _0 k希望懂得大神不吝赐教，多谢。

! c9 E: B- k8 d7 Y& e我搜出来好多资料，还正在查找，但众人拾柴火焰高，大家一起比我一个人效率高。
& _2 }4 |+ F$ b呼叫下搜索达人狗大神，给我点过期狗粮

超級狗

但众人拾柴火焰高，大家一起比我一个人效率高。

" f4 u7 m& V1 F) E+ `' l
提油救火！

超級狗

我很早之前用 PCI-E 查过资料，intel 有说这个 R,T 只需要差分做好就可以， RX,TX 的 Class 内无需等长，因为内部有对齐机制。
然后我看了 TI 的 User Guide，说让这几种全都要等长....................但是就基于 PCI-E 的说法差异，我不得不对TI的另外几种等长持怀疑态度。

! D6 R/ g7 l" ]0 ?# y8 ~美帝已經在談判桌上打趴你們了，你還相信他們講的鬼話。
9 k) M% o+ n9 P8 @( m* ]

超級狗

. O* z- e1 ?4 k# H

超級狗

kevin890505

超級狗 发表于 2019-4-14 01:11
美帝已經在談判桌上打趴你們了，你還相信他們講的鬼話。

就是因为我之前瞄到过类似的这个说法，PCI-E不需要等长，TI的文档说要5mil等长...........我就头大了，怀疑之，8G线，绕等长感觉是没事找事的节奏。
因为TI说，SRIO,HyperLink，都要等长，还有JESD204B，暂时没找到明确的说法，我在从规范里面找，看能找到不。
多谢大神，效率杠杠的！！！！！！

超級狗

kevin890505 发表于 2019-4-14 09:41
& |2 M6 J% S/ o& k; s& T5 E就是因为我之前瞄到过类似的这个说法，PCI-E不需要等长，TI的文档说要5mil等长...........我就头大了 ...

  Y8 _- @, |! a2 [8 Q: F就目前狗糧庫的挖掘，不需要等長是不同的 Data Lane 間，差分訊號兩組走線還是需要等長。
$ b5 m9 O# a/ c6 o* Y) [2 `
- k% U* e  M5 s9 L3 E; o, e7 H& A"Trace length matching between pairs is not required."

& \  Y& B8 x* h- [. y; K走線總長度還是有限制，不可以是「峰峰相連到天邊，此情綿綿無絕期」。


; b; @$ a- j+ _4 V

djadfas

个人认为和芯片厂家有关 做过intel和NVIDIA 对等长和长度 有明确等长要求的 可以去intel网站下载一个看看pcie3.0走线要求 很详细

EdisonZheng

pcie要做组间等长的，pcie协议有明确要求，因为组内的serdes串并转换后有时序要求。

EdisonZheng

你说的绕线会导致速率跑不上去也不存在，因为等长都是以最长的那对线为基准，你绕不绕线系统都得搞定最长的那对线。

wcf88123310

:):):):):)

anguchou

HRBWCB

学习学习

snutqq

等长要求还是要有得，不过是对内，对于对之间不做严格等长要求