转——高性能交互总线设计

Zedd

转——高性能交互总线设计

哥承认，标题党了，哈哈，不过本帖主题离标题不会偏太远，算是该设计的一个开篇之作。
废话不多扯，我们直奔主题。
我们这里提到的高性能交互，指的就是ALTERA的新一代SOC器件上ARM和FPGA portion的数据交互。
1 ^, H( J" S- {/ C# P/ v+ ]这一块是这个器件上一个非常突出的功能和非常有特色的地方，至于为什么这么说，我想我不用过多解释，大家应该都清楚。
/ ]6 G" G# e* [' W' @+ cARM内部的总线是基于AXI协议的，之前老的版本协议叫做AMBA，这些不是我要介绍的重点，因为AXI的协议规范实际上是比较复杂的，内容也比较多。
我要介绍的重点，是我们器件上各个节点的总线带宽，以及互联通路是个什么样子。
先来张图：
( L; c: \" k( A2 U: k
5 t- P% d  }- ?" ~) m困了，眼睛睁不开了，明天再继续
下面这个图可以看一下各个module内部互联通路
+ o: b9 X4 A% ~" t, P( O$ Q
+ j9 {5 Y. O0 i+ r. a+ L' ]有一些是全相连的，有一些是部分相连，这些detail都在handbook中有具体描述，
这里我只贴一下L3 SWITCH的互联情况：
; z8 N2 o2 ]6 r
8 I, y0 g* b1 {因此，有一些module之间是没有直接数据通路的，如果需要交互，则需要通过其他buff来实现，
) y8 t5 e. V9 G比如下图中打X的连线：


7 `7 a! }8 u/ C除了datapath，我想大家最最最care的应该是性能问题了，比如ARM和FPGA交互的带宽可以达到多少，，FPGA来处理HPS MAC的数据的话，带宽是什么样的。。。下面的图我想是可以非常好的回答此问题的：

: l; K% p# n. N& H" g" {5 O0 S7 COK，到这里我的概览性解释差不多就完了，最后附上一个具体设计的sch，是一个FPGA从FPGA的blockram中将数据读出来再写到HPS的地址空间
8 P& [9 A3 a" R  M0 T, q
$ b+ ]& N: {1 B$ L( c后续就慢慢分析详细的设计细节了，不过不会深入到verilog代码级

) [$ ?; O/ m! M

fanichicl

顶顶