转——generate之战

Ferrya

转——generate之战

; s( p0 L4 O* Z! c; G3 N
& f- {& o; T9 p$ X( I4 I- R

generate的主要功能就是对module，net，reg，parameter，assign，always，task，function进行复制，在这里，我们这主要是介绍generate和for的搭配使用。

1.   generate_for

       使用generate_for的时候，必须要注意以下几点要求：

l  必须使用genvar申明一个正整数变量，用作for的判断变量；

l  for里面的内嵌语句，必须写在begin_end里面；

l  begin_end需要一个名字。

                               例1：利用generate_for来复制assign

其中

       generatefor(i=0; i<4; i=i+1)                                 

              begin: gfor_block                                            

                     assigntemp = indata[2*i+1:2*i];      

              end

       endgenerate

等同于以下四句话：

       assigntemp[0] = indata[1:0];         

       assigntemp[1] = indata[3:2];         

       assigntemp[2] = indata[5:4];         

       assigntemp[3] = indata[7:6];         

  例2：利用generate_for来复制always

其中

       generatefor(i=0; i<4; i=i+1)                                 

              begin: gfor_block  

                     always@ (*)

                            temp= indata[2*i+1:2*i];

              end      

endgenerate

等同于以下八句话：

always @ (*)

temp[0] = indata[1:0];

always @ (*)

temp[1] = indata[3:2];

always @ (*)

temp[2] = indata[5:4];

always @ (*)

temp[3] = indata[7:6];

7 z& q' W! |8 I0 Z
( r% }& c( F# c& C% B
5 ?1 w* F6 h2 U% z
4 a5 V( m3 o) x2 l5 ?- l, y
7 s9 W$ w  M/ Y* ~5 @

  例3：利用多个generate_for来实现复制模块

- H& P/ v0 F+ v) T% B# g9 i3 E

其中

       generatefor(i=0; i<4; i=i+1)                                 

              begin: gfor_block_a                  

                     for(j=0;j<2; j=j+1)  

                            begin: gfor_block_b

                                   assigntemp[j] = indata[2*i+j];

                            end

              end

       endgenerate

( @. ]5 g; }2 |3 p3 i% R3 N

等同于以下八句话：

       assigntemp[0] [0]= indata[0];

assign temp[0] [1]=indata[1];        

       assigntemp[1] [0]= indata[2];        

       assigntemp[1] [0] = indata[3];              

       assigntemp[2] [0] = indata[4];              

       assigntemp[2] [1] = indata[5];      

       assigntemp[3] [0] = indata[6];      

assign temp[3] [1]= indata[7];      

2.   generate_if

generate_for是用于复制模块，而generate_if则是根据模块的参数（必须是常量）作为条件判断，来生产满足条件的电路。

  例子如下：

上述代码生产的RTL电路图如下：

         当把WIDE改成等于12的时候，代码如下：

当把WIDE改成等于12的时候，RTL电路图如下：

- o' t, o# J( ]3 n, u3 f/ X

3.   generate_case

generate_case其实跟generate_if一样的，都是根据模块的参数（必须是常量）作为条件判断，来生产满足条件的电路，不同的地方仅仅是改成使用case 的语法而已。

         例子如下：

  其中RTL图如下：

* [0 S/ Z. v* A4 \

  当把WIDE改成等于1的时候：

       WIDE等于1的时候，RTL图如下：

fanichicl

谢谢分享