关于高边驱动芯片内部电路的问题

薛定谔_qq

箭头所指向的这一部分电路有什么作用？为什么要用俩个MOS来做，同时输出俩个同样的信号给RS触发器，触发器还能工作么？

薛定谔_qq

有大佬懂这部分电路嘛

超級狗

貌似一顆馬達驅動芯片，兩個 MOS 管用來隔離 VCC 和 VB 兩個 Power Domain。

VB 的區塊有個 HV Well 的標示，HV = High Voltage 高壓。你不用 MOS 管隔開，VB 電壓往 VCC 灌，VCC 那邊的電路就往生了。
* W0 I  V2 [! B# e4 H9 ~& E

jacky401

我们可以先来看看RS触发器的原理，如下图所示：  
- ], r4 m3 P9 f8 R+ d! V7 Y
  
) r: H0 i( ~0 U1 U1 M
2 G+ K" G* V" P0 O6 v3 a

当S=0，R＝1时，则Q=1，/Q=0，即触发器置1；

当S=1，R＝0时，则Q=0，/Q=1，即触发器置0；

当S=1，R＝1时，输出保持不变；

当S=0，R＝0时，出现输出竞争现象，为非法输入电平（正常应用时应避免出现这种情况）。

7 ?3 T$ f! ~3 H$ |  e2 A, O  q

从“Pulse Gen”输出的是一对相反的电平信号，通过“Pulse Filter”以后，对应触发器的R与S，参见上述红色部分内容即可简单理解：Q与R的逻辑电平保持一致。

0 z. L$ f, K3 y6 P
/ L( @" T0 _! j! v. V
( F4 s0 o" J, f4 r

薛定谔_qq

jacky401 发表于 2019-4-11 09:30
1 S4 m: U) x* p3 ~! q" c4 r! }6 b我们可以先来看看RS触发器的原理，如下图所示：  
& X( C, N2 Y, e& C. p
- [7 i5 c* R" u+ u8 D+ W  

相反的电平信号怎么看出来的？图示是一个信号同时输出给俩个MOS的门级

薛定谔_qq

超級狗 发表于 2019-4-11 08:35
& }0 @* A2 d; J6 d  G貌似一顆馬達驅動芯片，兩個 MOS 管用來隔離 VCC 和 VB 兩個 Power Domain。
7 Z: t0 B7 U2 Y6 F, P5 u& x
VB 的區塊有個 HV Well 的 ...

这个触发器感觉工作不起来啊，俩个输入同时为1或0.

jacky401

在边沿处可能出现这种情况，同时为1时数据保持不变，如果对时延要求不高，则不存在问题;若同时为0，这种竞争情况是不允许的，"Pulse Filter"是不是已经对此做了处理。

jacky401

这是高边驱动的一个经典电路。

niuth

有些器件内部等效电路第一眼像那么回事、第二眼有可能就发现问题了，别太当真，知道意思就行了，也许是有意所为。

薛定谔_qq

jacky401 发表于 2019-4-11 19:19
9 E3 p# C9 a; L这是高边驱动的一个经典电路。

可能pulse gen模块输出的是一对相反的电平吧
+ \% [( e/ L' G: z/ ~. h8 v. @5 ~

clp783

路过的。

anguchou