TA的每日心情 | 开心
2019-11-20 15:00 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
: x1 C- M3 T+ j, O* U8 u7 @; h+ B
; X* O/ _" _7 r0 J. y/ o* m
FPGA的 约束，是软件的朋友搞FPGA的时候比较头疼的事情。
+ s# @2 z! P# N. o, @6 B+ o$ w- g
' e2 h; M* D1 I3 L9 j# G, C- x你是有心人的话，就不难，0 S9 U8 A9 X' V' e
比如 7 f' Z% \$ c& ?* u) ?4 ?
用什么脚啦，
0 |5 j- u, X' L 上什么电压了，
/ P6 N( l6 j- _" e$ N" q% n \9 v; s 设置模式啦， ---- 这些都好理解3 y+ u9 r* G: O4 U
) |8 @% K/ d |, B7 `
说道时序的约束，有的做 FPGA 几年都 都还没有搞清了。# o$ }5 o' R- g
+ j" V! @/ p7 e3 z3 a. r这里给大家 白话 一下， 这个让人 “摸不透” 的 时序。; |: t/ ?& L+ `. l, X9 W
* c$ D |; A8 r# T; \* ^- t
- n* h2 N4 ]9 `
FPGA里面 95% 都是同期电路，5%左右的异步时序: v1 W, T& k# @8 D# P2 [4 r
3 n9 T. s" C6 I) T, k
5 c$ t* n/ L1 x: B
同期时序约束 这个 基本，设个跑多少 freq, 看报告就行了& F& a- S+ y# x
异步电路的话，就不是这样了，
/ V" |* ]# y( E& {而是定义 A时钟域 到B时钟域 的 那根线的 时间，也是等于长度。
0 c0 {' l) x1 o- W8 @（这里为什么，说的是一根线，我们推荐这么搞）0 p: u+ ^1 U/ ~ F ]
+ c s, B: [/ O ]+ H6 @/ I
内部搞定了后，就是外部电路了，4 C3 \! d8 q1 d) H
FPGA 和 外部电路的时序搞定的话，项目离收尾就近了。) M& p" v9 I: W c& |' k- [
|
|
/1 
发表于 2019-4-2 11:06
收藏
淘帖
支持！
反对！