基于fpga的信号发生器和DA转换

House · 发表于 2019-3-24 11:00

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

基于FPGA的信号发生器和DA转换

3设计实现

3.1顶层接口

新建目录：D:\mdy_book\dds_da。在该目录中，新建一个名为dds_da.v的文件，并用GVIM打开，开始编写代码。

我们要实现的功能，概括起来就是FPGA产生控制AD9709，让其中的通道A产生正弦波所对应的电压。为了控制AD9709的通道A，就需要控制AD9709的MODE、SLEEP、CLK1、WRT1、DB7~0P1管脚。根据设计目标的要求，整个工程需要以下信号：

1.使用clk连接到晶振，表示50M时钟的输入。

2.使用rst_n连接到按键，表示复位信号。

3.使用DAC_mode信号连接到AD9709的MODE管脚，用来控制其工作模式。

4.使用dac_sleep信号连接到AD9709的SLEEP管脚，用来控制其睡眠模式。

5.使用dac_clka信号连接到AD9709的CLK1管脚，用来控制通道A的时钟。

6.使用dac_wra信号连接到AD9709的WRT1管脚，用来控制通道A的写使能。

7.使用8位信号dac_da连接到AD9709的DB7~0P1管脚，用来控制通道A的写数据。

综上所述，我们这个工程需要7个信号，时钟clk，复位rst_n，dac_mode、dac_sleep、dac_clka、dac_wra和dac_da，其中dac_da是8位信号，其他都是1位信号。下面表格表示了硬件电路图的连接关系。

器件 - E" X/ \|/ c6 q, r% N. `	AD9709管脚 + c5 F* L; p4 w& ~	原理图信号 9 Q2 I5 [" q7 p, }	FPGA管脚 8 S2 K# t" C# \|" V3 r# g+ q h	FPGA工程信号+ t' k* i& _& U4 K4 A# p
U87 B! m# E% s- g* Z. e	MODE5 B) c1 Y; z3 x2 X9 L3 b	DAC_MODE 8 I5 ~8 T2 b2 \	Y4 , b z' Q }3 ]9 I	dac_mode5 L- ]$ ^: [6 f* O: m- }
	SLEEP ! S8 U+ V9 e0 \|$ E: v: R	DAC_SLEEP! q- r" W5 @3 [+ Z" q8 J0 e6 m+ d	H2 $ X! w2 C- D- s( R# M	dac_sleep& `" R( O6 ^) D6 \|- ^- G
	CLK16 g1 j6 c* L. D4 e4 I- H	DA_CLKA + D4 \|2 [9 ]# ^8 U	R2 4 I- S! L1 Q, a& C5 g	dac_clka9 D; M( W: m- }1 @
	WRT12 O) h$ _, s3 S7 P9 T	DA_WRA* _7 \0 M7 K1 \|	U15 O g1 c8 R- ], [ l% k& e5 c	dac_wra8 `2 W* l6 F# L& a$ g6 j
	DB7P1 - [# Z. @9 \|0 P3 U1 Z	DAC_DA7' f. E9 c( J- m# m" Y7 ?	AA18 l; Z* R$ @9 G* J" D	dac_da[7] 7 B$ o; V9 ^$ s& Z7 u
	DB6P1, @, r( D7 ^2 a7 H( S( m	DAC_DA6 7 f; }. E3 x' v	Y29 J/ b/ ~7 i" {( p9 B o	dac_da[6]2 M' p' D2 K8 V7 t4 H5 t
	DB5P10 n4 s" X( P$ V6 o' ~/ J	DAC_DA5, a! ^9 `2 ], q* m$ n$ P	Y18 Q3 N% i/ m1 W9 M( D	dac_da[5]( J0 Q* R4 W1 \|4 l3 C) E
	DB4P1. w8 a: g; W$ q: H2 x	DAC_DA4 2 s- v0 w" o0 @ _	W2 9 T; ~# [# a% L0 j) z0 }4 N- w	dac_da[4]2 H" q* b9 J) q" F
	DB3P1 % K% i E' W5 t5 _! D	DAC_DA3 1 P7 c5 N/ @ H3 y	W1 ; }( l4 Q" r1 D y6 ~0 K	dac_da[3] ; {* C: U7 {" p3 l( {! R4 {6 H
	DB2P1 ! _' c% {6 p }- V" b/ w	DAC_DA27 \4 o9 s! y7 T+ l/ F; o	V2) N4 L' d* C/ K( R" n- n	dac_da[2] & ?2 A$ \# ?" r/ M% f5 j$ D `
	DB1P1 7 b- u" a0 J% d6 H2 ?7 b, N	DAC_DA1 ) @! c @4 H! A* p" \|: E	V1 & q) H* G, H, N# p1 h/ H4 D	dac_da[1] 1 J1 u8 ^) W! T( S- q/ u
	DB0P1 # u. R( i* G+ k. r	DAC_DA0 ' S- I! C1 w! c; j1 E" O) s	U2 / _# I( E- M% C	dac_da[0] ' X2 T/ B8 B8 j5 g) ]
	CLK2 % }: v: P5 {$ w! Y	DA_CLKB + o# y5 N- l- R- D3 m4 g	R1, V: }$ ^, J" n	0 H) L) x0 a o" j! T, \|
	WRT2 % P% f% K+ B: ?& w1 U" x	DA_WRB 6 \- [: I. X( n	P2 1 e& F; c, M! ]9 [2 P$ d! \	+ N, g& }" s* `0 l8 {
	DB7P2 2 ]. b$ \) Z$ q. {+ z9 [ U) N5 N	DAC_DB7 ' M( Y* y9 }% p3 `% I' l( C. U	P1$ u0 r7 m2 \|" \+ w( D1 w	+ }& m' c, K3 H5 L E. \3 b
	DB6P22 h$ L0 M+ n: @7 A" _, O	DAC_DB6% i: V$ ^/ \|9 ?( D	N2 ) t+ ~, t# \; u5 E8 v# k	# b! J1 w2 O+ C1 k
	DB5P2 6 j; g$ c% T- n. U. G	DAC_DB5 + N0 s. {3 `. Q. E	N1 2 o5 E" \|8 I4 w" Y6 W	/ N* t% d) c0 `; i7 t# d' X
	DB4P2 7 p" b- ?4 }0 x( J8 f6 ]	DAC_DB4# H3 A; X/ Y2 U/ m$ R	M2 6 p! b% a- O. T7 J, G	# l8 k& w+ [4 X, `& ?0 Z* o( Q
	DB3P2 4 C C% F7 Y# R0 \|+ q* F	DAC_DB31 N: j# Z* S& W) `, E& ]! G	M1. p' i* ]4 C1 b( Y# H: Z: t	) \|- l7 b) A% }- V" d
	DB2P2 2 J& ]7 p4 B8 M" ~& u. S$ r) W	DAC_DB2 # [% p7 J' _, g% f# N: n- F, L1 r	J1 b7 {' _! z% b7 s	8 ], C- F2 s( m% \|
	DB1P2 . Y' Z1 k4 l8 m+ h$ Z, p	DAC_DB1 & n4 a4 B- i( _" q8 R	J2 # U4 ^. H0 o5 v+ q" g3 T* `& V	, r( r2 j0 \|; r$ r# c2 i" g
	DB0P2 3 u& g2 m- n' Z4 Z+ Q	DAC_DB0 x3 T# H9 G9 L8 X0 z# Q! T	H1 + g! v0 J4 q4 m6 V' o/ h- e	( Y8 O" q( i v6 C- }0 [4 B1 M
X1 ! i# a' s4 m3 u" N' q( o% k	% f& U5 I" j1 Y( B8 x0 V	SYS_CLK # l/ j- S+ ~. `: O# C	G1 * _9 k" z1 F, L	clk' M& \|0 I. ~0 q% g' {- p
K1 ! \4 s/ r7 F* Q% x1 P4 U1 [% d0 l	5 ?- S' L6 h4 F" a) J	SYS_RST# i& F, z t* [1 K, m) Q	AB12 8 O8 k3 e- x* L" E2 ^0 M7 Y7 q2 c* v	rst_n , y2 z! ^5 M. h. i I' d8 i m

将module的名称定义为dds_da，代码如下：

1
2
3
4
5
6
7
8
9

moduledds_da(
clk    ,
rst_n    ,
dac_mode ,
dac_clka  ,
dac_da ,
dac_wra  ,
dac_sleep
);

其中clk、rst_n是1位的输入信号，dac_da是8位的输出信号，dac_mode，dac_clka，dac_wra，dac_sleep是一位输出信号。

1
2
3
4
5
6
7

input          clk       ;
input          rst_n    ;
output          dac_mode ;
output          dac_clka  ;
output [ 8-1:0] dac_da ;
output          dac_wra ;
output          dac_sleep ;

\dds_da。在该目录中，新建一个名为dds_da.v的文件，并用GVIM打开，开始编写代码。