新手学FPGA

Taio

新手学FPGA

接下来我们需要了解锁存器、触发器、寄存器和缓冲器的区别，今天先说下锁存器。
5 u4 v  T! }& I) h+ K0 r0 j一、锁存器
) y( {4 {% V7 G
4 i2 Y" X7 x  i% u2 Q% u- e: a" H- H锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态

0 b6 H/ k! R$ N- @6 k锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。

锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。锁存器也称为透明锁存器，指的是不锁存时输出对于输入是透明的。
. V( i% x2 b+ _+ \1 e
' J1 t5 e1 \" C锁存器（latch）：我听过的最多的就是它是电平触发的，呵呵。锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。（简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程）。

应用场合：数据有效迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些运算器电路中有时采用锁存器作为数据暂存器。
# c( m+ d/ D  K- U# _2 j# K2 ^- r9 C
: s" W4 o; j( v1 @) u% ?0 u缺点：时序分析较困难。

# \2 J0 [3 x' l* u不要锁存器的原因有二：1、锁存器容易产生毛刺，2、锁存器在ASIC设计中应该说比ff要简单，但是在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用一个逻辑门和ff来组成锁存器，这样就浪费了资源。
6 d0 b7 u* a% P
优点：面积小。锁存器比FF快，所以用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。latch完成同一个功能所需要的门较触发器要少，所以在asic中用的较多
) v0 ~7 q/ n. K

wu68aq

适合新手