关于将一段Verilog语言转化为顶层的电路设计

Taio

关于将一段Verilog语言转化为顶层的电路设计

! s) b' V  g) ], L5 E% } [
/ ~) k: a( S4 E3 I: x+ G+ W+ F3 J


( O1 h" U7 t. a2 g2 d

1 D8 H8 C0 H* [9 P7 c' W$ T& A* A
& r' s1 f8 O$ p# Z: K  Y
上面说的方法很多小伙伴们都会用但是说真的不建议你使用！为什么呢？
* _2 f& `$ O2 w因为顶层原理图这种设计方式不方便移植和管理，很容易导致程序出错
0 k6 e  ]6 @! M( U. D

relchhiclty

学习了