请教，非层次原理图，如何能检查出port缺失？

xidian123

    非层次原理图中，某页图只画了一个port，另一页图没有画对应的port，编译工程没有报错。今天看了project设置好一会，没找到解决办法。所以来请教各位同学，是否只有层次原理图才能检查出这种错误？

    谢谢~~~

yihafewu

是的，通过放置sheet entry，并进行连通，软件才知道子图的这两个Port是需要连起来的。
8 Q, k- V  A$ ~: l5 O在软件Net Identifier Scope默认为Automatic的前提下：
! x8 O4 X2 K" Q# S4 Y对于没有主图的情况，软件会按flat设计处理：不同子图有相同Port，那么会自动连接；若某个子图少了Port，软件也不会认为有错。
. T, [4 C2 A$ j, K对于有主图的情况，软件会按Hierarchical设计：若在主图的“子图一”里设置了sheet entry，而“子图一”里没有相同名字的Port，编译时就会报错。
4 k/ v0 m! B" w+ @( `) K$ Q如下是一个使用sheet entry的例子：

xidian123

OK。那看来必须建层次图才行了。。谢谢~~