请教，非层次原理图，如何能检查出port缺失？

xidian123

    非层次原理图中，某页图只画了一个port，另一页图没有画对应的port，编译工程没有报错。今天看了project设置好一会，没找到解决办法。所以来请教各位同学，是否只有层次原理图才能检查出这种错误？

7 i6 C2 O" [3 [0 a& a    谢谢~~~

yihafewu

是的，通过放置sheet entry，并进行连通，软件才知道子图的这两个Port是需要连起来的。
在软件Net Identifier Scope默认为Automatic的前提下：
( k. a8 X" p' {8 q* Q# {0 m对于没有主图的情况，软件会按flat设计处理：不同子图有相同Port，那么会自动连接；若某个子图少了Port，软件也不会认为有错。
对于有主图的情况，软件会按Hierarchical设计：若在主图的“子图一”里设置了sheet entry，而“子图一”里没有相同名字的Port，编译时就会报错。
如下是一个使用sheet entry的例子：

: j6 T: c( j" ~6 P/ b; k
0 K: I1 L+ ~0 Q' Q, g* b1 t

xidian123

OK。那看来必须建层次图才行了。。谢谢~~