模块的端口定义：

Zedd

模块的端口定义：

模块的内容： I/O说明 5 M! N" s  [4 d- {& Y9 j输入口(input 端口名1，端口名2，……端口名n) 输出口(output 端口名1，端口名2，……端口名n) 9 G, i$ W& X2 C  G# d4 k I/O\说明也可以卸载端口声明语句中: module module_name(input port1,input port2,…output port1,output port2…) & Q  H) D& Q; f5 d内部信号说明 3 Z5 q9 F, j1 T9 I在模块内用到的和与端口有关的wire和reg变量的声明,比如：reg[width-1:0] R1,R2…; wire[width-1:0] W1,W2… 　功能定义 . R/ P2 T5 o1 O4 [" \模块中最重要的部分是逻辑功能定义部分。有三种方法可在模块中产生逻辑： # T4 S1 l4 |- Y7 w用“assign”声明语句 “assign”，后面再加一个方程式即可 ! Z7 A2 a$ |# Dassign a = b & c;//两个输入的与门 ) X# K* W7 X3 ^/ U" y% A1 / A# ^+ v7 A7 Z* [; \9 Q“assign”语句是描述组合逻辑最常用的方法之一 ---------------------

3 E3 H7 J4 A4 q. T6 }

helendcany

谢谢分享