转——一位资深大神的十年FPGA开发设计经验总结

Zedd

转——一位资深大神的十年FPGA开发设计经验总结

9 r. x4 L/ o$ Y7 l. K/ k+ F大学时代第一次接触FPGA至今已有10多年的时间，至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。
( X  o- p5 T2 H$ W6 j* _6 F- N/ C  e7 e# v

后来读研究生，工作陆陆续续也用过Quartus II、FoundaTIon、ISE、Libero，并且学习了verilogHDL语言，学习的过程中也慢慢体会到verilog的妙用，原来一小段语言就能完成复杂的原理图设计，而且语言的移植性可操作性比原理图设计强很多。


在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时，我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。但我个人认为，若能先结合《数字电路基础》系统学习各种74系列逻辑电路，深刻理解逻辑功能，对于学习HDL语言大有裨益，往往会起到事半功倍的效果。
, K0 U3 \/ s+ e" Q# }

游客，如果您要查看本帖隐藏内容请回复

wu68aq

想要看隐藏内容你就要回复啊

雷北城

一位资深大神的十年FPGA开发设计经验总结